Rechtsprechung / BPatG / 2004

BPatG Beschluss vom 23.11.2004 – 23 W (pat) 32/03

23. Senat

BUNDESPATENTGERICHT

23 W (pat) 32/03

_______________

(Aktenzeichen)

Verkündet am

23. November 2004

…

B E S C H L U S S

In der Beschwerdesache

betreffend die Patentanmeldung 196 29 534.3-33

…

hat der 23. Senat (Technischer Beschwerdesenat) des Bundespatentgerichts auf

die mündliche Verhandlung vom 23. November 2004 unter Mitwirkung des Vorsitzenden Richters Dr. Tauchert sowie der Richter Dr. Gottschalk, Knoll und Lokys 6.70

beschlossen:

Auf die Beschwerde der Anmelderin wird der Beschluß der Prüfungsstelle für Klasse H 01 L des Deutschen Patent- und Markenamts vom 11. Februar 2003 aufgehoben und das Patent

196 29 534 mit folgenden Unterlagen erteilt:

Patentanspruch 1, überreicht in der mündlichen Verhandlung

vom 23. November 2004, Patentansprüche 2 bis 9, eingegangen

am 30. Juni 2004, Beschreibung, Seiten 1, 5, 5a und 6, überreicht in der mündlichen Verhandlung vom 23. November 2004,

ursprüngliche Beschreibungsseiten 2 bis 4 und 7 bis 14, und ursprüngliche Zeichnung, Figuren 1 bis 12.

Anmeldetag:

22. Juli 1996

Bezeichnung: CMOS-Vorrichtung mit sechseckigen Zellen

G r ü n d e

Die Prüfungsstelle für Klasse H 01 L des Deutschen Patent- und Markenamts hat

die am 22. Juli 1996 eingereichte Patentanmeldung mit der Bezeichnung "Sechseckige CMOS-Vorrichtung", für die die Priorität einer Anmeldung in Taiwan vom

16. März 1996 (Aktenzeichen 85103148) in Anspruch genommen ist, durch Beschluß vom 11. Februar 2003 zurückgewiesen.

Zur Begründung ist in dem Beschluß ausgeführt, daß der Gegenstand des aus einer Kombination der ursprünglichen Patentansprüche 1, 5 und 6 bestehenden damaligen Patentanspruchs 1 gegenüber dem Stand der Technik nach den Druckschriften

japanische Offenlegungsschrift 57-37875 mit englischsprachigem

Abstract (Druckschrift 1) und

japanische Offenlegungsschrift 61-283157 mit englischsprachigem

Abstract (Druckschrift 2)

nicht auf einer erfinderischen Tätigkeit beruhe.

Im Prüfungsverfahren ist zum Stand der Technik ferner die

europäische Offenlegungsschrift 0 434 234 (Druckschrift 3)

in Betracht gezogen worden.

Von der Anmelderin sind zum Stand der Technik zudem folgende Dokumente genannt worden:

US-Patentschrift 5 404 041 (Druckschrift 4)

US-Patentschrift 5 218 222 (Druckschrift 5)

US-Patentschrift 5 270 565 (Druckschrift 6)

L. Baker et al "A "Waffle" Layout Technique Strengthens the ESD

Hardness of the NMOS Output Transistor" in "1989 EOS/ESD

Symposium Proceedings", EOS-11, Seiten 175 bis 181 (Druckschrift 7)

S. Daniel et al Process and Design Optimization for Advanced

CMOS I/O ESD Protection Devices" in "1990 EOS/ESD Symposium

Proceedings", EOS-12, Seiten 206 bis 213 (Druckschrift 8) und,

S.R. Vemuru "Layout Comparison of MOSFETs with Large W/L

Ratios" in "Electronics Letters", 3. Dezember 1992, Bd. 28, Nr. 25,

Seiten 2327 bis 2329 (Druckschrift 9).

Gegen den vorgenannten Beschluß richtet sich die Beschwerde der Anmelderin.

Sie verfolgt ihr Schutzbegehren mit dem in der mündlichen Verhandlung vom

23. November 2004 überreichten Patentanspruch 1 mit angepaßtem Beschreibungsteil weiter und vertritt die Auffassung, daß der Gegenstand des verteidigten

Patentanspruchs 1 gegenüber dem im Verfahren befindlichen Stand der Technik

patentfähig sei.

Die Anmelderin beantragt,

den Beschluß der Prüfungsstelle für Klasse H 01 L des Deutschen Patent- und Markenamts vom 11. Februar 2003 aufzuheben und das Patent mit folgenden Unterlagen zu erteilen:

Patentanspruch 1, überreicht in der mündlichen Verhandlung

vom 23. November 2004, Patentansprüche 2 bis 9, eingegangen am 30. Juni 2004, Beschreibung, Seiten 1, 5, 5a und 6,

überreicht in der mündlichen Verhandlung vom 23. November 2004, ursprüngliche Beschreibungsseiten 2 bis 4 und 7

bis 14, und ursprüngliche Zeichnung, Figuren 1 bis 12.

Der geltende Patentanspruch 1 lautet:

"CMOS-Vorrichtung mit einem Halbleitersubstrat (10) und einer

Mehrzahl von MOS-Transistor-Zellen mit:

einem sechseckigen Ringgate (42), das auf dem Halbleitersubstrat (10) ausgebildet ist,

einem Drainbereich (44) im Halbleitersubstrat (10), der

vom sechseckigen Ringgate (42) eingeschlossen ist,

einem Sourcebereich (46) im Halbleitersubstrat (10), der

das sechseckige Ringgate (42) umgibt,

einem Drainkontakt (45), der über der Mitte des Drainbereichs (44) ausgebildet und damit elektrisch verbunden ist,

einer Mehrzahl Sourcekontakte (47), die um das sechseckige Ringgate (42) herum über dem Sourcebereich (46)

ausgebildet und mit diesem elektrisch verbunden sind,

einem ersten Schutzring (48) im Halbleitersubstrat (10),

der die MOS-Transistor-Zellen umgibt und gegen das

Halbleitersubstrat (10) vorgespannt ist, und

einem zweiten Schutzring (50) im Halbleitersubstrat, der

den ersten Schutzring (48) umgibt,

wobei jede MOS-Transistor-Zelle vom ersten Schutzring

(48) den gleichen Abstand hat."

Wegen der geltenden Unteransprüche 2 bis 9 und der weiteren Einzelheiten wird

auf den Akteninhalt verwiesen.

Die form- und fristgerecht erhobene Beschwerde ist zulässig und auch begründet;

denn die Lehre des geltenden Patentanspruchs 1 ist durch den im Verfahren befindlichen Stand der Technik nicht patenthindernd getroffen.

1. Die geltenden Patentansprüche 1 bis 9 sind zulässig.

Der geltende Patentanspruch 1 findet inhaltlich eine ausreichende Stütze in den

ursprünglichen Patentansprüchen 1, 6 und 11 in Verbindung mit der ursprünglichen Beschreibung, Seite 5, Absatz 4 (hinsichtlich des Begriffs MOS-Transistor-

Zelle).

Die geltenden Unteransprüche 2 bis 9 entsprechen inhaltlich - in dieser Reihenfolge - den ursprünglichen Ansprüchen 2 bis 5 und 7 bis 10.

2. Nach den Angaben in der Beschreibungseinleitung geht die Erfindung von einem herkömmlichen fingerartigen Layout einer NMOS-Vorrichtung aus, wie es in

den Anmeldungsunterlagen anhand der Figuren 1 bis 3 erläutert ist. Zur Vermeidung eines Latchups - d.h. eines parasitären p-n-p-n-Strompfades (vgl geltende

Beschreibungsseite 4, Z 12 bis 14) - sind die Transistoren der NMOS-Vorrichtung

dabei mit zwei Schutzringen (16, 17) umgeben, von denen der innere Schutzring (16) als p+-Bereich im p-leitenden Halbleitersubstrat (10) ausgebildet und an Masse gelegt ist, wohingegen der äußere Schutzring (17) aus einem n-Bereich besteht, der an die Versorgungsspannung (VDD) angeschlossen ist (vgl geltende

Beschreibungsseite 4, Abs 2 zu den Fig 1 und 2).

Bei diesem fingerartigen Layout wird von der Anmelderin als nachteilig angesehen, daß sich die erforderliche ESD-Beständigkeit (ESD = ElectroStatic

Discharge) nur mit einem entsprechend großen Abstand (S 2, vgl Fig 1) zwischen

den Enden der langgestreckten Drainbereiche (12) und dem inneren Schutzring

(16) erreichen läßt, was jedoch die Layoutfläche der Vorrichtung vergrößert (vgl

geltende Beschreibungsseite 4, le Abs bis S 5, Abs 1 zu den Fig 1 und 3).

Vor diesem Hintergrund liegt dem Anmeldungsgegenstand als technisches Problem die Aufgabe zugrunde, eine CMOS-Vorrichtung mit verkleinerter Layoutfläche und verbessertem ESD-Verhalten anzugeben, bei der Latchup-Effekte vermieden sind (vgl geltende Beschreibungsseite 5a, Abs 3).

Diese Aufgabe wird mit der CMOS-Vorrichtung nach dem geltenden Patentanspruch 1 gelöst. Denn mit dem sechseckigen Ringgate (42), das den Drainbereich

(44) völlig einschließt, wird gegenüber der Vorrichtung mit fingerartigem Layout die

ESD-Beständigkeit erhöht und zugleich die Layoutfläche verringert (vgl geltende

Beschreibungsseite 5, Abs 4 iVm S 9, Abs 2 sowie den Fig 5 bis 8 mit zugehöriger

Beschreibung). Auch wird mit den beiden Schutzringen (48 und 50) ein Latchup

vermieden (vgl geltende Beschreibungsseite 4, Abs 2). Unter dem Abstand der jeweiligen MOS-Transistorzelle vom ersten Schutzring entsprechend dem letzten

Merkmal nach dem kennzeichnenden Teil des geltenden Patentanspruchs 1 ist

nach der Gesamtoffenbarung der ursprünglichen Anmeldungsunterlagen ersichtlich der Abstand der Kante des dazugehörigen Drainbereichs vom ersten Schutzring - insoweit entsprechend dem Abstand S2 bei der herkömmlichen NMOS-Vorrichtung nach den Figuren 1 bis 3 der Anmeldungsunterlagen - bzw. näherungsweise der damit korrelierte Abstand zwischen der inneren Kante des sechseckigen

Ringgates und dem ersten Schutzring zu verstehen.

3. Die - zweifelsohne gewerblich anwendbare - CMOS-Vorrichtung nach dem geltenden Patentanspruch 1 ist gegenüber dem im Verfahren befindlichen Stand der

Technik neu und beruht diesem gegenüber auch auf einer erfinderischen Tätigkeit

des zuständigen Durchschnittfachmanns, der hier als ein mit der Entwicklung und

Herstellung von CMOS-Vorrichtungen befaßter, berufserfahrener Physiker oder

Halbleiteringenieur mit Universitätsausbildung zu definieren ist.

a) Die - unbestrittene - Neuheit des Gegenstands des geltenden Patentanspruchs 1 folgt schon daraus, daß - wie sich aus den nachfolgenden Ausführungen zur erfinderischen Tätigkeit ergibt - keine der eingangs genannten Druckschriften 1 bis 9 eine CMOS-Vorrichtung offenbart, bei der eine Mehrzahl von

MOS-Transistor-Zellen von einem ersten und einem diesen umschließenden zweiten Schutzring umgeben ist, wobei jede MOS-Transistor-Zelle vom ersten Schutzring den gleichen Abstand hat, wie dies zur Lehre des geltenden Patentanspruchs 1 gehört.

b) Die Druckschriften 1 bis 9 können dem vorstehend definierten Durchschnittsfachmann den Gegenstand des geltenden Patentanspruchs 1 auch weder für sich

noch in einer Zusammenschau nahelegen.

Die Druckschrift 1 offenbart eine MOS-Halbleitervorrichtung, die folgende Merkmale des geltenden Patentanspruchs 1 aufweist:

ein Halbleitersubstrat (1),

eine Mehrzahl von MOS-Transistor-Zellen mit

einem sechseckigen Ringgate (G), das auf dem Halbleitersubstrat (1) ausgebildet ist,

einem Drainbereich (2) im Halbleitersubstrat (1), der vom

sechseckigen Ringgate (G) eingeschlossen ist,

einem Sourcebereich (S bzw. 4) im Halbleitersubstrat (1),

der das sechseckige Ringgate (G) umgibt,

einem Drainkontakt (3, 7), der über der Mitte des Drainbereichs (2) ausgebildet und elektrisch damit verbunden ist,

und

einer Anzahl Sourcekontakte (8), die über dem Sourcebereich (S bzw. 4) ausgebildet, elektrisch damit verbunden

und in einem Muster um das sechseckige Ringgate (G)

herum angeordnet sind, das im wesentlichen die gleiche

sechseckige Ringform wie das Ringgate (G) hat

(vgl die Fig 3 bis 5 iVm dem englischsprachigen Abstract).

Soweit die Anmelderin (vgl Beschwerdebegründung vom 6. Mai 2003, S 1,

vorle Abs bis S 2, Abs 1) bestreitet, daß gemäß der Druckschrift 1 das sechseckige Ringgate auf dem Substrat ausgebildet ist, kann dem insofern nicht gefolgt

werden, als das Gate auch beim Anmeldungsgegenstand - wie bei jeder MOS-

Vorrichtung - selbstverständlich nicht direkt, sondern unter Zwischenfügung einer

dünnen Gateisolierschicht auf dem Halbleitersubstrat ausgebildet ist (vgl den geltenden Patentanspruch 2 iVm der Fig 2 der Anmeldungsunterlagen). Gemäß der

Druckschrift 1 ist das Gate aber derart in einer PSG-Schicht (9)(PSG = Phosphor-

Silikat-Glas) eingebettet, daß die Gateisolierschicht aus diesem Material besteht

(vgl die dortigen Fig 4 und 5 iVm dem englischsprachigen Abstract).

Zum Offenbarungsgehalt der Druckschrift 1 gehört entgegen der von der Anmelderin vertretenen Auffassung (vgl Beschwerdebegründung vom 6. Mai 2003, S 2,

Abs 2 und 3) zudem auch das Merkmal, wonach ein Sourcebereich das sechseckige Ringgate umgibt. Denn im Abschnitt "Purpose" des englischsprachigen Abstracts heißt es dazu "a thinly long hexagonal source". Danach liegt also ein

durchgehender sechseckiger Sourcebereich im Halbleitersubstrat vor, der auch

unterhalb der die sechseckigen Ringgates benachbarter MOS-Transistoren verbindenden Abschnitte des in Figur 3 dargestellten Gate-Netzwerks nicht unterbrochen ist, das - wie dargelegt - auf dem Halbleitersubstrat ausgebildet ist.

Daß gemäß der Druckschrift 1 mehrere Sourcekontakte (8) um das sechseckige

Ringgate (G) herum angeordnet sind, ergibt sich für den Fachmann aus der

Schnittdarstellung in Figur 4 in Verbindung mit der Draufsicht in Figur 3, wonach

zumindest auf zwei gegenüberliegenden Seiten des sechseckigen Ringgates (G)

Sourcekontakte (8) über dem Sourcebereich (4 bzw S) ausgebildet sind, sowie

aus der "Triangelbetrachtung" zur Figur 3 im Abschnitt "Constitution" des englischsprachigen Abstracts, die ersichtlich entsprechend auch für alle weiteren Dreiecke

des Sechsecks gilt - zumal der Widerstand der Zelle im eingeschalteten Zustand

begrenzt ist (a limited on resistance) - und somit bei allen Dreiecken bzw. auf allen

Seiten des sechseckigen Ringgates (G) Sourcekontakte (8) voraussetzt. Daß dabei kein das sechseckige Ringgate (G) vollständig umschließender einziger Sourcekontakt (8) vorliegt, ergibt sich für den Fachmann andererseits daraus, daß die

Sourcekontakte (8) die Isolierschicht (9) mit dem darin eingebetteten Gate-Netzwerk (G) bis zum Halbleitersubstrat (1) durchsetzen (vgl die Fig 4), weshalb sie

zur Vermeidung von Kurzschlüssen mit dem Gate-Netzwerk (G) zwangsläufig im

Bereich derjenigen Abschnitte des Gate-Netzwerks (G) unterbrochen sein müssen, die die sechseckigen Ringgates miteinander verbinden. Zum Offenbarungsgehalt der Druckschrift 1 gehört daher auch das Merkmal des geltenden Patentanspruchs 1, wonach eine Mehrzahl Sourcekontakte um das sechseckige Ringgate

herum über dem Sourcebereich ausgebildet und mit diesem elektrisch verbunden

ist.

Da die MOS-Vorrichtung nach der Druckschrift 1 ohne weiteres auch Bestandteil

einer CMOS-Vorrichtung sein könnte, unterscheidet sich der Gegenstand des geltenden Patentanspruchs 1 von dem Stand der Technik nach der Druckschrift 1

letztlich noch dadurch, daß bei ihm zusätzlich

ein erster Schutzring (48) im Halbleitersubstrat (10) vorgesehen ist, der die MOS-Tranistor-Zellen umgibt und gegen

das Halbleitersubstrat (10) vorgespannt ist, und außerdem

ein zweiter Schutzring (50) im Halbleitersubstrat (10) vorhanden ist, der den ersten Schutzring (48) umgibt,

wobei jede MOS-Transistor-Zelle vom ersten Schutzring

(48) den gleichen Abstand hat.

In der Druckschrift 1 findet sich auch kein Hinweis darauf, daß mit Schutzringen

ein Latchup vermieden werden könnte. Infolgedessen hat der Fachmann aufgrund

dieser Druckschrift auch keinerlei Veranlassung, die daraus bekannte MOS-Vorrichtung mit einem Doppel-Schutzring im Sinne des geltenden Patentanspruchs 1

zu umgeben, in dem jede MOS-Transistor-Zelle den gleichen Abstand vom ersten

Schutzring hat.

Eine Anregung dazu erhält der Fachmann auch nicht bei Einbeziehung der Druckschriften 2 bis 9.

Die eine integrierte CMOS-Schaltung mit einem P-Kanal-MOS-Transistor (10) und

einem N-Kanal-MOS-Transistor (20) betreffende Druckschrift 2 sieht zur Vermeidung eines Latchups (vgl "large latchup resistance" im Abschnitt "Purpose" des

englischsprachigen Abstracts) zwar vor, den P-Kanal-MOS-Transistor (10) und

den N-Kanal-MOS-Transistor (20) jeweils mit einem ersten Schutzring (107 bzw

108) zu umgeben, der gegenüber dem Halbleitersubstrat vorgespannt ist (siehe

die Angabe "substrate contacting region 108" im Abschnitt "Constitution" des englischsprachigen Abstracts), und den ersten Schutzring (107 bzw 108) sodann mit

einem zweiten Schutzring (110) - ersichtlich aus in das Halbleitersubstrat teilweise

eingelassenem Siliciumoxid - zu umgeben (vgl die Schnittdarstellung in Fig 1 iVm

dem englischsprachigen Abstract). Jedoch findet sich auch in dieser Druckschrift

keinerlei Hinweis darauf, daß es von Vorteil sein könnte, mehrere MOS-Transistor-

Zellen gemeinsam in einem gegen das Halbleitersubstrat vorgespannten ersten

Schutzring derart anzuordnen, daß jede MOS-Transistor-Zelle vom ersten Schutzring den gleichen Abstand hat, und den ersten Schutzring dann mit einem zweiten

Schutzring zu umgeben, wie dies der Lehre des geltenden Patentanspruchs 1 entspricht.

Letzteres gilt auch für die Druckschriften 3 bis 9, zumal diese keine Schutzringe

vorsehen.

Die CMOS-Vorrichtung nach dem geltenden Patentanspruch 1 ist demnach patentfähig.

4. An den Patentanspruch 1 können sich die geltenden Unteransprüche 2 bis 9

anschließen, die vorteilhafte und nicht selbstverständliche Ausführungsarten der

CMOS-Vorrichtung nach dem geltenden Patentanspruch 1 betreffen.

5. In der geltenden Beschreibung ist der maßgebliche Stand der Technik, von dem

die Erfindung ausgeht, angegeben und die beanspruchte CMOS-Vorrichtung anhand der Zeichnung ausreichend erläutert.

Bei der dargelegten Sachlage war der angefochtene Beschluß aufzuheben und

das Patent antragsgemäß zu erteilen.

Dr. Tauchert

Dr. Gottschalk

Knoll

Lokys