BPatG Beschluss vom 27.08.2009 – 23 W (pat) 8/06

BUNDESPATENTGERICHT

23 W (pat) 8/06

_______________

(Aktenzeichen)

Verkündet am

27. August 2009

…

B E S C H L U S S

In der Beschwerdesache

betreffend die Patent 197 24 222.7-33

…

hat der 23. Senat (Technischer Beschwerdesenat) des Bundespatentgerichts auf

die mündliche Verhandlung vom 27. August 2009 unter Mitwirkung des Richters

Lokys als Vorsitzenden, der Richterin Dr. Kober-Dehm sowie der Richter Brandt

und Dr. Friedrich 08.05

beschlossen:

Der Beschluss der Prüfungsstelle für Klasse H 01 L des Deutschen Patent- und Markenamts vom 19. Oktober 2005 wird aufgehoben und das Patent mit folgenden Unterlagen erteilt:

Patentansprüche 1 bis 8, überreicht in der mündlichen Verhandlung vom 27. August 2009, Beschreibung Seiten 1 bis 4a, eingegangen am 10. Juli 2009, ursprüngliche Beschreibungsseiten 5

bis 13, eingegangen am 9. Juni 1997, Zeichnung ursprüngliche Figuren 1 bis 5.

Bezeichnung der Erfindung: DRAM

Anmeldetag: 9. Juni 1997

G r ü n d e

I.

Die Prüfungsstelle für Klasse H01L des Deutschen Patent- und Markenamts hat

die am 9. Juni 1997 eingereichte Patentanmeldung mit der Bezeichnung „DRAM

und Verfahren zum Herstellen desselben“, für welche die Priorität einer Anmeldung in Korea vom 31. Juli 1996 (Aktenzeichen Nr. 31664/1996) in Anspruch genommen ist, durch Beschluss vom 19. Oktober 2005 zurückgewiesen.

Im Prüfungsbescheid vom 11. Februar 2000 sind zum Stand der Technik die

Druckschriften:

D1

D2

D3

US 4 970 564,

US 4 651 183 und

JP 03-225 955 A nebst englischsprachigem Abstract

in Betracht gezogen worden.

Mit dem vorgenannten Prüfungsbescheid ist der Anmelderin mitgeteilt worden,

dass der - ursprüngliche - Patentanspruch 1 unklar sei, da mit Hilfe der in ihm angegebenen Merkmale keine zeichnerische Darstellung einer Speicherzelle möglich

sei. Ein Feldeffekttransistor bestünde normalerweise aus einer Drainzone, einer

Sourcezone, einem Gatedielektrikum und einer Gateelektrode, wohingegen in

Patentanspruch 1 lediglich von einem ersten und zweiten Bereich, sowie ersten,

zweiten und dritten Fremdstoffbereichen die Rede sei. Inwieweit diese Bereiche

Teile eines Feldeffekttransistors sein könnten, bleibe offen. Im Einzelnen seien im

Patentanspruch 1 die Begriffe „aktiver Bereich“ und „Knickbereich“ unklar. Entsprechendes gelte für die Unteransprüche 2 bis 4, den nebengeordneten Patentanspruch 5 sowie die Unteransprüche 6 bis 21. Zudem betreffe der nebengeordnete Verfahrensanspruch 22 kein Herstellungsverfahren, denn die in ihm angegebenen Verfahrensmerkmale seien im wesentlichen gegenständlicher Art. Hinsichtlich des Stands der Technik sei es aus Druckschrift D1 bekannt, die Halbleiterbereiche zweier benachbarter Speicherzellen teils parallel und teils nicht parallel zu

Bit- und Wortleitungen auszubilden, und in Druckschrift D2 dargelegt, dass Bit-

und Wortleitungen sich nicht rechtwinklig schneiden müssen. Zudem werde in

Druckschrift D3 empfohlen, im Hinblick auf Platzersparnis hexagonale Kondensatorelektroden vorzusehen.

Die Anmeldung ist nach zwei Erwiderungen und einer Anhörung durch Beschluss

der Prüfungsstelle für Klasse H01L des Deutschen Patent- und Markenamts vom

19. Oktober 2005 mit der Begründung zurückgewiesen worden, dass der dann

geltende Patentanspruch 1 unzulässig sei, zum einen, da die Angabe aus dem ursprünglichen Patentanspruch 1, wonach ein Halbleitersubstrat vorliegen müsse,

entfallen sei, und zum anderen, da das Merkmal der Parallelität der Kondensatorelektroden in den Figuren 3A und 4 für den Fachmann nicht als erfindungswesentlich erkennbar sei.

Gegen diesen Beschluss der Prüfungsstelle richtet sich die am 2. Dezember 2005

eingelegte Beschwerde der Anmelderin, mit deren Begründung vom 10. Juli 2009

sie umformulierte Patentansprüche 1 bis 9 und eine geänderte Beschreibung vorgelegt hat.

In der mündlichen Verhandlung am 27. August 2009 hat die Anmelderin zuletzt

neue Patentansprüche 1 bis 8 vorgelegt und die Auffassung vertreten, dass die

Gegenstände dieser Patentansprüche als erfindungswesentlich offenbart seien

und dass der Gegenstand des neugefassten Patentanspruchs 1 gegenüber dem

nachgewiesenen Stand der Technik auch patentfähig sei.

Die Anmelderin beantragt,

den Beschluss der Prüfungsstelle für Klasse H01L des Deutschen

Patent- und Markenamts vom 19. Oktober 2005 aufzuheben und

das Patent mit folgenden Unterlagen zu erteilen:

Patentansprüche 1 bis 8, überreicht in der mündlichen Verhandlung vom 27. August 2009, Beschreibung Seiten 1 bis 4a, eingegangen am 10. Juli 2009, ursprüngliche Beschreibungsseiten 5 bis

13, eingegangen am 9. Juni 1997, Zeichnung ursprüngliche Figuren 1 bis 5.

Der auf Antrag der Anmelderin vom 28. September 2009 berichtigte geltende Patentanspruch 1 lautet:

„DRAM, gekennzeichnet durch:

−

−

ein Halbleitersubstrat (40);

aktive Bereiche (44) mit jeweils einem ersten Bereich (41) im

Substrat mit einem ersten Fremdstoffbereich, jeweils einem

zweiten Bereich (42) mit einem dritten Fremdstoffbereich und

jeweils einem Knickbereich (43) zwischen dem ersten Fremdstoffbereich und dem dritten Fremdstoffbereich, mit einem

zweiten Fremdstoffbereich;

− mehrere erste Wortleitungen (45) über und zwischen dem ersten Fremdstoffbereich und dem zweiten Fremdstoffbereich;

− mehrere zweite Wortleitungen (46) über und zwischen dem

zweiten Fremdstoffbereich und dem dritten Fremdstoffbereich;

−

eine Isolierschicht (50) auf dem Substrat und den Wortleitungen, mit mehreren ersten Kontaktlöchern (47) auf dem ersten

Fremdstoffbereich, mehreren zweiten Kontaktlöchern (48) auf

dem zweiten Fremdstoffbereich und mehreren dritten Kontaktlöchern (49) auf dem dritten Fremdstoffbereich;

− mehrere Bitleitungen (51), die elektrisch durch die zweiten

Kontaktlöcher mit dem zweiten Fremdstoffbereich verbunden

sind und die die Wortleitungen auf dem Knickbereich schneiden, wobei die Mittellinie einer jeweiligen Bitleitung (31, 51)

einen Winkel Θ1, Θ11 von 0° < Θ1, Θ11 < 90° in Gegenuhrzeigerrichtung und einen Winkel Θ2, Θ12 von 90° < Θ 2, Θ 12 <

180° in Uhrzeigerrichtung in Bezug auf die jeweilige Mittellinie

der zugehörigen ersten und zweiten Wortleitung (25, 26; 45,

46) aufweist;

− mehrere erste Kondensatoren (52) mit einer hexagonalen

Ebene auf einem oberen Abschnitt des ersten Bereichs, mit

elektrischer Verbindung zum ersten Fremdstoffbereich durch

das erste Kontaktloch hindurch; und

− mehrere zweite Kondensatoren (53) mit einer hexagonalen

Ebene auf einem oberen Abschnitt des zweiten Bereichs, mit

elektrischer Verbindung zum dritten Fremdstoffbereich durch

das dritte Kontaktloch hindurch, wobei eine Seite der hexagonalen Ebene der zweiten Kondensatoren parallel zu einer

Seite der hexagonalen Ebene der ersten Kondensatoren verläuft und das zweite Kontaktloch dazwischen angeordnet ist,

−

so dass die ersten und zweiten Kondensatoren (32, 33; 52,

53) zu beiden Seiten einer zu ihren Seiten parallelen Linie liegen, wobei die Bitleitungen (51) im wesentlichen zwischen den

ersten und zweiten Kondensatoren (32, 33; 52, 53) so hindurchverlaufen, dass jeweils ein drittes Kontaktloch (49) eines

aktiven Bereichs (44) und ein erstes Kontaktloch (47) eines

benachbarten aktiven Bereichs (44) in Richtung der Wortleitungen zwischen benachbarten Paaren von ersten und zweiten Wortleitungen und zwischen zwei benachbarten Bitleitungen liegen.“

Wegen der geltenden Unteransprüche 2 bis 8 sowie der weiteren Einzelheiten

wird auf den Akteninhalt verwiesen.

II.

Die form- und fristgerecht erhobene Beschwerde ist zulässig und auch begründet;

denn der geltende Patentanspruch 1 vermittelt dem Fachmann eine klare Lehre

zum technischen Handeln, ist als erfindungswesentlich offenbart zulässig und

durch den im Verfahren befindlichen Stand der Technik auch nicht patenthindernd

getroffen.

1. Die geltenden Patentansprüche sind von den gerügten Unklarheiten - soweit

diese zurecht beanstandet worden sind - bereinigt.

Der in den Prüfungsbescheiden vertretenen und zum angefochtenen Beschluss

führenden Auffassung, der ursprüngliche - wie auch der geltende - Patentanspruch 1 sei unklar, da zum einen mit Hilfe der in ihm angegebenen Merkmale

keine zeichnerische Darstellung einer Speicherzelle möglich sei und zum anderen

die verwendeten Begriffe „erster und zweiter Bereich“, „erster, zweiter und dritter

Fremdstoffbereich“, „aktiver Bereich“ und „Knickbereich“ unklar seien, kann insofern nicht gefolgt werden, als die Erfindung nicht den detaillierten Gesamtaufbau

einer Speicherzelle, sondern lediglich Einzelheiten der Anordnung der einzelnen

Bestandteile der Speicherzelle zueinander, d. h. die Ausgestaltung des DRAM-

Zellenarrays betrifft. Folglich genügt es, wenn der Patentanspruch 1 lediglich die

erfindungswesentlichen Einzelheiten der DRAM-Zelle enthält, der nicht erfindungswesentliche Aufbau der gesamten Speicherzelle hingegen der Beschreibung nebst

Zeichnung entnehmbar ist. Begriffe in den Patentansprüchen sind bei der Prüfung

auf Patentfähigkeit so zu deuten, wie sie der angesprochene Fachmann nach dem

Gesamtinhalt der Beschreibungsunterlagen unter Berücksichtigung der in ihr

objektiv offenbarten Lösung versteht (BGH GRUR 2001, 232 Leitsatz i. V. m. 233

re. Sp. le. Abs. - „Brieflocher“). Diesen Fachmann führen die im ursprünglichen wie

im geltenden Patentanspruch 1 verwendeten Begriffe automatisch zur korrekten

Zuordnung der Fremdstoffbereiche, denn bei DRAM-Speicherzellen kontaktiert die

Bitleitung den Drainbereich und die Wortleitung den Gatebereich (vgl. die vorliegende Anmeldung Figuren 3a und 3b mit zugehöriger Beschreibung). Damit ist der

„zweite Fremdstoffbereich“ klar die Drainzone und „erster und dritter Fremdstoffbereich“ die zugehörige Sourcezone. Auch die Bedeutung des Begriffs „aktiver Bereich“ ist ohne weiteres ersichtlich, da bei DRAM-Speicherzellen darunter üblicherweise die den Source-, Drain- und Kanalbereich umfassende Zone der MOS-

Transistoren zu verstehen ist. Der als unklar gerügte Begriff „Knickbereich“ ist

zwar unüblich, wird jedoch im ursprünglichen Patentanspruch 1 eindeutig als Teil

des aktiven Bereichs definiert, der sich zwischen erstem und drittem Bereich befindet. Dieser Knickbereich weist somit als Teil des aktiven Bereichs einen Knick

auf.

Die Zusatzmerkmale der den geltenden Unteransprüchen entsprechenden ursprünglichen Patentansprüche wurden nicht bemängelt.

2. Gegen die Zulässigkeit der geltenden Patentansprüche 1 bis 8 bestehen keine

Bedenken.

Der auf einen DRAM gerichtete geltende Patentanspruch 1 findet inhaltlich eine

ausreichende Stütze in den ursprünglichen Patentansprüchen 5 und 17 i. V. m.

den in den ursprünglichen Anmeldungsunterlagen anhand der Zeichnung erläuterten Ausführungsbeispielen. Der geltende Patentanspruch 1 enthält in den ersten acht Spiegelstrich-Absätzen die Merkmale der ursprünglichen Patentansprüche 5 und 17 sowie im letzten, neunten Spiegelstrich-Absatz eine Konkretisierung

der Anordnung der Kontaktlöcher zwischen benachbarten Bit- und Wortleitungen

dahingehend, dass die parasitäre Kapazität zwischen benachbarten Bitleitungen

verkleinert wird, indem der Abstand zwischen benachbarten Bitleitungen derart

vergrößert ist, dass sich zwischen diesen benachbarten Bitleitungen und in Richtung der Wortleitungen zwei Kontaktlöcher benachbarter aktiver Bereiche, d. h.

benachbarter Transistoren, befinden. Dieses Merkmal wird sowohl durch Figur 4

gestützt, aus der ersichtlich ist, dass sich zwischen den benachbarten Bitleitungen 51 und in Richtung der Wortleitungen 45, 46 zwei Kontaktlöcher benachbarter

aktiver Bereiche befinden, als auch durch die ursprüngliche Beschreibung. Dort

wird zum einen auf Seite 11 im dritten Absatz zur Figur 4 erläutert, dass die erste

Wortleitung mit dem ersten und zweiten Fremdstoffbereich zu einem ersten Transistor gehört und die zweite Wortleitung mit dem zweiten und dritten Fremdstoffbereich zu einem zweiten Transistor, und zum anderen wird auf Seite 3, Zeilen 30

und 31 sowie Seite 13, Zeilen 4 bis 6 dargelegt, dass bei üblichen DRAM-Strukturen aufgrund des geringen Abstands der Bitleitungen die parasitären Kapazitäten

zwischen den Bitleitungen groß sind, wohingegen bei dem anmeldungsgemäßen

DRAM diese parasitären Kapazitäten klein sind - und damit die Abstände der Bitleitungen vergrößert.

Die geltenden Unteransprüche 2 bis 8 entsprechen in ihren Merkmalen den ursprünglichen Patentansprüchen 6, 7, 11, 13, 14, 16 und 19 und sind zulässig.

3. Die Anmeldung betrifft ein DRAM-Zellenarray mit COB-Struktur (COB =

capacitor over bit line) d. h. mit einem Kondensator über einer Bitleitung.

Die Anmeldung geht von einem in Figur 2 der Anmeldungsunterlagen dargestellten Stand der Technik aus, wie er auch aus Figur 1 der Druckschrift D1 bekannt

ist. Ausweislich der geltenden Beschreibung (vgl. geltende Beschreibungsseite 3,

Absatz 4 bis Seite 4 Absatz 1) besteht bei diesen bekannten DRAM-Speicherzellenanordnungen mit COB-Struktur und rechteckig geformten Kondensatorelektroden einerseits das Problem der Schrumpfung der Kondensatorelektroden bei deren Strukturierung und andererseits das Problem parasitärer Kapazitäten zwischen den Bitleitungen aufgrund deren geringen Abstands. Bei Speicherzellenanordnungen mit hoher Integrationsdichte ist es schwierig zu erreichen, dass der

Zellenkondensator eine hohe Kapazität hat und die Bitleitungen eine kleine parasitäre Kapazität.

Vor diesem Hintergrund liegt dem Anmeldungsgegenstand als technisches Problem die ojektive Aufgabe zugrunde, eine Speicherzellenanordnung (DRAM) mit

hohem dielektrischen Verhältnis und hoher Zuverlässigkeit zu schaffen, die bei

hoher Integrationsdichte eine hohe Zellenkondensatorkapazität und geringe

parasitäre Kapazitäten enthält und dadurch eine hohe Arbeitsgeschwindigkeit

erreicht (vgl. geltende Beschreibungsseite 4a, Absatz 1).

Dieses Problem wird gemäß dem geltenden Patentanspruch 1 gelöst, indem

−

die aktiven Bereiche der DRAM-Zellen nicht geradlinig sondern in abgewinkelter Form verlaufen, so dass die beiden

Source-Bereiche 41, 42 mit dem Drain-Bereich 43 dazwischen

zueinander versetzt sind,

−

die Bitleitungen 51 und die Wortleitungen 45, 46 sich in einem

Winkel ≠ 90° schneiden,

−

−

die Knotenelektroden der Zellenkondensatoren 52, 53 nicht

rechteckig sondern hexagonal ausgebildet sind und

die Bitleitungen 51 so zwischen den Knotenelektroden der Zellenkondensatoren 52, 53 verlaufen, dass jeweils zwei Kontaktlöcher von in Richtung der Wortleitungen benachbarten

aktiven Bereichen zwischen benachbarten Wortleitungen und

benachbarten Bitleitungen liegen.

Bei dem DRAM des geltenden Patentanspruchs 1 ist demnach wesentlich, dass

durch die spezielle Ausgestaltung von aktiven Bereichen, Zellenkondensatoren

sowie Bit- und Wortleitungen der Bitleitungsabstand vergrößert werden kann, um

parasitäre Kapazitäten zu verringern und gleichzeitig eine hohe Zellenkondensatorkapazität bei hohem Integrationsgrad beibehalten wird.

4. Der - zweifellos gewerblich anwendbare - DRAM nach dem geltenden

Patentanspruch 1 ist gegenüber dem im Verfahren befindlichen Stand der Technik

neu und beruht diesem gegenüber auch auf einer erfinderischen Tätigkeit des zuständigen Durchschnittsfachmanns, der hier als ein mit der Entwicklung und Fertigung von integrierten Halbleiterschaltungen befasster, berufserfahrener Physiker

oder Ingenieur der Fachrichtung Halbleitertechnik mit Hochschulausbildung zu

definieren ist.

a) Die Neuheit des Gegenstands des auf Antrag der Anmelderin vom

28. September 2009 berichtigten, geltenden Patentanspruchs 1 ergibt sich ohne

weiteres schon daraus, dass - wie sich implizit aus den nachfolgenden Ausführungen zur erfinderischen Tätigkeit ergibt - der gesamte im Verfahren befindlichen

Stand der Technik keinen DRAM mit den Merkmalen des geltenden Patentanspruchs 1 offenbart.

b) Der Gegenstand des geltenden Patentanspruchs 1 ist dem Fachmann durch

den gesamten im Verfahren befindlichen Stand der Technik schon deshalb nicht

nahegelegt, weil sich darin kein Hinweis in Richtung der durch den Patentanspruch 1 gelehrten DRAM-Anordnung findet.

Die Druckschrift D1 offenbart gemäß Wortlaut des berichtigten, geltenden Patentanspruchs 1 einen

DRAM (DRAM’s of 1-mega-bits or greater / vgl. Spalte 3, Zeile 30)

aufweisend

−

−

ein Halbleitersubstrat (semiconductor substrate 5.1 / vgl. Figur 5 und Spalte 4, Zeile 45);

aktive Bereiche mit jeweils einem ersten Bereich im Substrat

mit einem ersten Fremdstoffbereich, jeweils einem zweiten

Bereich mit einem dritten Fremdstoffbereich und jeweils einem

Knickbereich zwischen dem ersten Fremdstoffbereich und

dem dritten Fremdstoffbereich, mit einem zweiten Fremdstoffbereich (the main portions of active regions are arranged at an

angle of 45 degrees with respect to the word lines and the bit

lines, and only the portions where the contact holes (1.5) of

memory portion are opened are arranged in parallel with the

bit lines / vgl. Spalte 3, Zeilen 40 bis 45 sowie Figur 1, Bezugszeichen 1.1);

− mehrere erste Wortleitungen über und zwischen dem ersten

Fremdstoffbereich und dem zweiten Fremdstoffbereich;

− mehrere zweite Wortleitungen über und zwischen dem zweiten Fremdstoffbereich und dem dritten Fremdstoffbereich (After the word lines (5.4) are formed, ions are implanted using

word lines as a mask in order to form impurity diffusion layers (5.5) / vgl. Spalte 4, Zeilen 23 bis 25 i. V. m. Figur 5);

−

eine Isolierschicht auf dem Substrat und den Wortleitungen,

mit mehreren ersten Kontaktlöchern auf dem ersten Fremdstoffbereich, mehreren zweiten Kontaktlöchern auf dem zweiten Fremdstoffbereich und mehreren dritten Kontaktlöchern

auf dem dritten Fremdstoffbereich (where the contact holes (1.5) of memory portion are opened … reference numeral 1.3 denotes contact holes for bit lines ... The world lines

(5.4) are insulated by an interlayer insulating film (5.6) / vgl.

Spalte 3, Zeilen 43, 44, 52, 53 und Spalte 4, Zeilen 16,17);

− mehrere Bitleitungen, die elektrisch durch die zweiten

Kontaktlöcher mit dem zweiten Fremdstoffbereich verbunden

sind und die die Wortleitungen bei dem Knickbereich schneiden (In Fig. 1, reference numeral 1.3 denotes contact holes for

bit lines / vgl. Spalte 3, Zeilen 52, 53), wobei die Mittellinie einer jeweiligen Bitleitung einen Winkel Θ1, Θ11 von 0° < Θ1, Θ11

< 90° in Gegenuhrzeigerrichtung und einen Winkel Θ2, Θ12 von

90° < Θ 2, Θ 12 < 180° in Uhrzeigerrichtung in Bezug auf die

jeweilige Mittellinie der zugehörigen ersten und zweiten Wortleitung aufweist (In Druckschrift D1 wird zwar ein senkrechter

Verlauf von Bit- und Wortleitung (Bezugszeichen 1.2 und 1.4

in Fig. 1) gezeigt,

jedoch ist der Verlauf der Wortleitungen (1.2) nicht geradlinig sondern gewinkelt und damit auch

die Mittellinie der Wortleitungen. Die Bitleitung und deren Mittellinie verlaufen hingegen geradlinig. Da sich beide Mittellinien dort schneiden, wo die Mittellinie der Wortleitung abgewinkelt

ist,

schneiden

sich beide Mittellinien nicht

rechtwinklig.);

− mehrere erste Kondensatoren mit einer rechteckigen Ebene

auf einem oberen Abschnitt des ersten Bereichs, mit elektrischer Verbindung zum ersten Fremdstoffbereich durch das

erste Kontaktloch hindurch; und

− mehrere zweite Kondensatoren mit einer rechteckigen Ebene

auf einem oberen Abschnitt des zweiten Bereichs, mit elektrischer Verbindung zum dritten Fremdstoffbereich durch das

dritte Kontaktloch hindurch, wobei das zweite Kontaktloch dazwischen angeordnet ist, so dass die ersten und zweiten Kondensatoren zu beiden Seiten einer zu ihren Seiten parallelen

Linie liegen (Lower electrodes (1.6 and 5.9) of storage capacities are formed thereon / vgl. Spalte 4, Zeilen 36 und 37

i. V. m. Fig. 1 und 5).

Damit unterscheidet sich die Lehre gemäß geltendem Patentanspruch 1 vom

Stand der Technik gemäß Druckschrift D1 dadurch, dass bei der vorliegenden

Anmeldung

−

die Kondensatorflächen keine rechteckige sondern eine

hexagonale Form haben, wobei eine Seite der hexagonalen

Ebene des zweiten Kondensators parallel zu einer Seite der

hexagonalen Ebene des ersten Kondensators verläuft und das

zweite Kontaktloch dazwischen angeordnet ist und

−

die Bitleitungen im wesentlichen zwischen den ersten und

zweiten Kondensatoren so hindurchverlaufen, dass jeweils ein

drittes Kontaktloch eines aktiven Bereichs und ein erstes

Kontaktloch eines benachbarten aktiven Bereichs in Richtung

der Wortleitungen zwischen benachbarten Paaren von ersten

und zweiten Wortleitungen und zwischen zwei benachbarten

Bitleitungen liegen.

In der einschlägigen Druckschrift D3, die, ebenso wie Druckschrift D1, zur Aufgabe hat, DRAM-Strukturen mit hoher Speicherkapazität und gleichzeitig geringem Platzbedarf zur Verfügung zu stellen (vgl. in Druckschrift D1 den ersten Absatz der Spalte 1 und in Druckschrift D3 das Abstract), wird eine hexagonale Kondensatorstruktur eines DRAM vorgeschlagen und ausgeführt, dass mit der Ausgestaltung der Kondensatorelektrode als Hexagon die Elektrodenfläche bei

gleichbleibender Zellengröße erhöht werden kann (vgl. dort Figur 12 mit den Kondensatorflächen als schraffierte Bereiche und die Erläuterungen im Abstract). Wegen der offensichtlichen Vorteile bei der Ausgestaltung von DRAM-Strukturen wird

der Fachmann die Lehre der Druckschrift D3 auf die DRAM-Struktur gemäß

Druckschrift D1 übertragen, indem er die in Druckschrift D1 rechteckig gestalteten

Kondensatorelektroden (Fig. 1, Bezugszeichen 1.6) hexagonal ausbildet und die

dem Bitleitungskontaktloch (Fig. 1, Bezugszeichen 1.3) gegenüberliegenden Seiten der Elektroden - wie in Fig. 12 der Druckschrift D3 gezeigt - parallel anordnet.

Jedoch findet der Fachmann in keiner der Druckschriften einen Hinweis, die Kontaktlöcher und Bitleitungen gemäß dem letzten Spiegelstrich des geltenden Patentanspruchs so anzuordnen, dass jeweils zwei Kontaktlöcher von in Richtung

der Wortleitungen benachbarten aktiven Bereichen zwischen benachbarten Wortleitungen und benachbarten Bitleitungen liegen und dadurch der Bitleitungsabstand vergrößert ist. Vielmehr zeigen die dort offenbarten DRAM-Strukturen lediglich Anordnungen mit einem einzigen Kontaktloch zwischen benachbarten Wort-

und Bitleitungen (vgl. in Druckschrift D1 die Fig. 1 mit den Kontaktlöchern 1.5 zwischen benachbarten Bitleitungen 1.4 und Wortleitungen 1.2, sowie in Druckschrift

D3 die Figuren 11 und 12). Der Fachmann hat auch keine Veranlassung in Kenntnis der Druckschriften D1 und D3 den Abstand der Bitleitungen zu vergrößern, da

dies zu einer erheblichen Vergrößerung der benötigten Chipfläche führen würde.

Die Druckschrift D2 offenbart eine Halbleiterspeicheranordnung, bei der in Figur 1

ein schräger Verlauf der Bitleitungen und in Figur 4 ein abgeknickter Verlauf der

Wortleitungen vorgeschlagen wird, doch ist auch ihr kein Hinweis zur speziellen

Anordnung der Bitleitungen mit vergrößertem Abstand zu entnehmen, insbesondere, da in dieser Druckschrift im Gegensatz zur Anmeldung die Wortleitungen

übereinander aufgebracht werden (vgl. Fig. 4 mit Beschreibung in Spalte 4, Zeilen 18 bis 48).

Die integrierte Halbleiterschaltung nach dem geltenden Patentanspruch 1 ist demnach patentfähig.

5. An den geltenden Patentanspruch 1 können sich die darauf direkt oder indirekt

zurückbezogenen geltenden Unteransprüche 2 bis 8 anschließen, die vorteilhafte

und nicht selbstverständliche Ausführungsarten des DRAMs nach dem Patentanspruch 1 betreffen.

6.

In der geltenden Beschreibung ist der Stand der Technik, von dem die Erfindung ausgeht, angegeben und die Erfindung anhand der Zeichnung ausreichend

erläutert.

7. Bei der dargelegten Sachlage war der Beschwerde der Anmelderin stattzugeben und das Patent wie beantragt zu erteilen.

Brandt

Dr. Friedrich

Lokys

Richterin Dr. Kober-Dehm ist wegen der Abordnung zum BGH ab 1. Oktober 2009 gehindert zu unterschreiben.

Lokys

Pr