BPatG Beschluss vom 29.04.2025 – 18 W (pat) 21/23

BUNDESPATENTGERICHT

18 W (pat) 21/23 _______________________

(Aktenzeichen)

B E S C H L U S S

In der Beschwerdesache

…

betreffend die Patentanmeldung 10 2012 111 788.8

hat der 18. Senat (Technischer Beschwerdesenat) des Bundespatentgerichts auf

die mündliche Verhandlung vom 29. April 2025 unter Mitwirkung des Vorsitzenden

Richters Dr. Morawek und der Richter Dr. Friedrich, Dr. Zebisch und Dr. Nielsen

ECLI:DE:BPatG:2025:290425B18Wpat21.23.0

beschlossen:

1. Der Beschluss der Prüfungsstelle für Klasse H01L des Deutschen

Patent- und Markenamts vom 24. November 2022 wird aufgehoben.

2. Das Patent mit der Bezeichnung

„Vorrichtung mit zwei

Leistungshalbleiterchips und Verfahren für ihre Herstellung“ ist auf

Grundlage folgender Unterlagen zu erteilen:

− Ansprüche 1 bis 14 gemäß Hauptantrag vom 29. April 2025,

übergeben in der mündlichen Verhandlung.

− Beschreibung: Seiten 1 bis 8 und 8a vom 4. März 2019 sowie

Seiten 9 bis 13 und 15 bis 19 vom 16. Januar 2013 sowie Seite

14 und Seite 20 vom 29. April 2025.

− Zeichnungen: Seiten 1 bis 8 mit den Figuren 1, 2A bis 2O, 3 und

4 vom 12. März 2013.

G r ü n d e

I.

Die vorliegende Anmeldung mit der Bezeichnung

„Vorrichtung mit zwei

Leistungshalbleiterchips und Verfahren

für

ihre Herstellung“ wurde unter

Inanspruchnahme der Priorität US 13/314438 vom 8. Dezember 2011 beim

Deutschen Patent- und Markenamt am 5. Dezember 2012 in englischer Sprache

eingereicht. Gleichzeitig wurde Prüfungsantrag gestellt. Mit Schriftsatz vom

16. Januar 2013 wurde eine Übersetzung der Anmeldungsunterlagen eingereicht.

Die Prüfungsstelle für Klasse H01L hat im Prüfungsverfahren auf den Stand der

Technik gemäß den Druckschriften

D1 DE 10 2009 040 557 A1

D2 DE 10 2005 007 373 A1

D3 DE 10 2006 037 118 B3

D4 US 6 946 740 B2

D5 DE 10 2008 034 164 A1

D6 US 2005 / 0 224 945 A1

verwiesen und die Anmeldung in der am 24. November 2022 durchgeführten

Anhörung mit der Begründung zurückgewiesen, dass die Vorrichtung nach

Patentanspruch 1 gegenüber Druckschrift D4 nicht neu sei.

Gegen diesen der Anmelderin am 5. Dezember 2022 zugestellten Beschluss richtet

sich die am 14. Dezember 2022 beim Deutschen Patent- und Markenamt

eingegangene Beschwerde der Anmelderin.

Sie beantragt zuletzt in der mündlichen Verhandlung am 29. April 2025,

den Beschluss der Prüfungsstelle für Klasse H01L des Deutschen

Patent- und Markenamts vom 24. November 2022 aufzuheben und das

Patent

mit

der

Bezeichnung

„Vorrichtung mit

zwei

Leistungshalbleiterchips und Verfahren für ihre Herstellung“ zu erteilen

auf Grundlage folgender Unterlagen:

− Ansprüche 1 bis 14 gemäß Hauptantrag vom 29. April 2025,

übergeben in der mündlichen Verhandlung.

− Beschreibung: Seiten 1 bis 8 und 8a vom 4. März 2019 sowie Seiten

9 bis 13 und 15 bis 19 vom 16. Januar 2013 sowie Seite 14 und Seite

20 vom 29. April 2025.

− Zeichnungen: Seiten 1 bis 8 mit den Figuren 1, 2A bis 2O, 3 und 4

vom 12. März 2013.

Die zueinander nebengeordneten Ansprüche 1 und 10 des in der mündlichen

Verhandlung überreichten Anspruchssatzes haben mit hinzugefügter Gliederung

folgenden Wortlaut, wobei Änderungen zum

jeweils korrespondierenden

ursprünglichen Anspruch 1 bzw. 15 unterstrichen bzw. durchgestrichen sind:

Anspruch 1:

M1.1

Vorrichtung, umfassend:

M1.2

einen ersten Leistungshalbleiterchip (10) mit einer ersten Fläche

(11) und einer zweiten Fläche (12) gegenüberliegend zur ersten

Fläche,

M1.3

wobei eine erste Kontaktstelle (13) und eine zweite Kontaktstelle

(14) auf der ersten Fläche angeordnet sind und eine dritte

Kontaktstelle (15) auf der zweiten Fläche angeordnet ist; und

M1.4

einen zweiten Leistungshalbleiterchip (20) mit einer ersten Fläche

(21) und einer zweiten Fläche (22) gegenüberliegend zur ersten

Fläche,

M1.5

wobei eine erste Kontaktstelle (23) und eine zweite Kontaktstelle

(24) auf der ersten Fläche angeordnet sind und eine dritte

Kontaktstelle (25) auf der zweiten Fläche angeordnet ist;

M1.6

wobei der erste und der zweite Leistungshalbleiterchip in einer

gemeinsamen Laminierungsschicht (42) gekapselt und

M1.7

derart angeordnet sind, dass die erste Fläche (11) des ersten

Leistungshalbleiterchips (10) in eine erste Richtung gewandt ist und

die erste Fläche (21) des zweiten Leistungshalbleiterchips (20) in

eine zweite Richtung entgegengesetzt zur ersten Richtung gewandt

ist, wobei die gemeinsame Laminierungsschicht (42) ein Prepreg

enthält, und

M1.8

wobei der erste Leistungshalbleiterchip (10) seitlich zumindest

teilweise vollständig außerhalb eines Umrisses des zweiten

Leistungshalbleiterchips (20) angeordnet ist,

M1.9

wobei die Vorrichtung ferner eine erste Metallschicht (34, 50)

umfasst, die an der zweiten Fläche

(12) des ersten

Leistungshalbleiterchips

(10) und an einer Oberfläche der

gemeinsamen Laminierungsschicht (42) befestigt ist und

M1.10 eine zweite Metallschicht (35, 51) umfasst, die an der zweiten

Fläche des zweiten Leistungshalbleiterchips (20) befestigt ist,

M1.11 wobei die erste Metallschicht (34, 50) und die zweite Metallschicht

(35, 51) auf gegenüberliegenden Flächen der gemeinsamen

Laminierungsschicht (42) angeordnet sind.

Anspruch 10:

M10.1 Verfahren, umfassend:

M10.2 Bereitstellen eines ersten Leistungshalbleiterchips (10), der eine

erste Fläche (11) und eine zweite Fläche (12) gegenüberliegend zur

ersten Fläche aufweist,

M10.3 wobei eine erste Kontaktstelle und eine zweite Kontaktstelle auf der

ersten Fläche (11) angeordnet sind und eine dritte Kontaktstelle auf

der zweiten Fläche (12) angeordnet ist;

M10.4 Befestigen einer ersten Metallschicht (34) an der zweiten Fläche

(12) des ersten Leistungshalbleiterchips (10);

M10.5 Bereitstellen eines zweiten Leistungshalbleiterchips (20), der eine

erste Fläche (21) und eine zweite Fläche (22) gegenüberliegend zur

ersten Fläche aufweist,

M10.6 wobei eine erste Kontaktstelle und eine zweite Kontaktstelle auf der

ersten Fläche (21) angeordnet sind und eine dritte Kontaktstelle auf

der zweiten Fläche (22) angeordnet ist;

M10.7 Befestigen einer zweiten Metallschicht (35) an der zweiten Fläche

(22) des zweiten Leistungshalbleiterchips (20);

M10.8 Befestigen einer ersten Laminierungsfolie (40) an der ersten

Metallschicht (34); und

M10.9 Befestigen einer zweiten Laminierungsfolie (41) an der zweiten

Metallschicht (35); und

M10.10 Anordnen des ersten und des zweiten Leistungshalbleiterchips

derart,

dass

die

erste

Fläche

(11)

des

ersten

Leistungshalbleiterchips (10) in eine erste Richtung gewandt ist und

die erste Fläche (21) des zweiten Leistungshalbleiterchips (20) in

eine zweite Richtung entgegengesetzt zur ersten Richtung gewandt

ist, und

M10.11 der erste Leistungshalbleiterchip (10) seitlich zumindest teilweise

vollständig

außerhalb

des

Umrisses

des

zweiten

Leistungshalbleiterchips (20) angeordnet ist;

M10.12 Laminieren der ersten Laminierungsfolie (40) an die zweite

Laminierungsfolie (41), um eine gemeinsame Laminierungsschicht

(42) zu erzeugen.

Hinsichtlich der abhängigen Ansprüche 2 bis 9 und 11 bis 14 sowie der weiteren

Unterlagen und Einzelheiten wird auf den Akteninhalt verwiesen.

II.

Die form- und fristgerecht erhobene Beschwerde der Anmelderin ist zulässig und

erweist sich nach dem Ergebnis der mündlichen Verhandlung auch als begründet.

Sie führt zur Aufhebung des Beschlusses und zur Erteilung des Patents gemäß dem

in der mündlichen Verhandlung gestellten Antrag (§ 79 Abs. 1 PatG i. V. m. § 49

Abs. 1 PatG), denn die geltenden Patentansprüche sind zulässig (§ 38 PatG), und

ihre gewerblich anwendbare Lehre (§ 5 PatG) ist auch patentfähig (§§ 1 bis 4 PatG).

1.

Die Anmeldung betrifft eine Vorrichtung mit zwei Leistungshalbleiterchips

und ein Verfahren für ihre Herstellung.

Leistungshalbleiterchips

sind

für

hohe

Leistungspegel

ausgelegte

Halbleiterbausteine wie Leistungs-MOSFETs,

IGBTs (Isolated Gate Bipolar

Transistor), JFETs (Junction FETs) und Leistungsbipolartransistoren. Sie sind

insbesondere für das Schalten und die Steuerung hoher Ströme und Spannungen

geeignet

und

können

für

spezifische

Anwendungen

wie

z.B.

Halbbrückenschaltungen aufeinandergestapelt werden. Problematisch ist dabei

jedoch die Wärmeabfuhr, vgl. die geltenden Beschreibungsseiten 1 bis 6.

Vor diesem Hintergrund liegt der Anmeldung als objektives technisches Problem die

Aufgabe zugrunde, eine gut herstellbare Vorrichtung mit gestapelten

Leistungshalbleiterchips bereitzustellen, die eine gute Wärmeübertragung und

Montierbarkeit aufweist sowie ein zugehöriges Herstellungsverfahren zur Verfügung

zu stellen, vgl. die geltende Beschreibungsseite 18, dritter Absatz.

Gelöst wird diese Aufgabe durch die Vorrichtung des Patentanspruchs 1 und das

Verfahren des nebengeordneten Patentanspruchs 10.

Als Fachmann ist hier ein Physiker oder Ingenieur der Fachrichtung Elektrotechnik

mit Hochschulabschluss und mehrjähriger Berufserfahrung im Bereich der

Entwicklung von Halbleiterleistungselektronik zu definieren.

2.

Das Verfahren des Anspruchs 10 wird anhand der Figuren 2A bis 2O

beschrieben, die nachfolgend auszugsweise wiedergegeben sind.

Entsprechend den Merkmalen M10.2, M10.3, M10.5 und M10.6 werden ein erster

und zweiter Leistungshalbleiterchip (10, 20) bereitgestellt, die jeweils eine erste

Fläche (11, 21) und eine zweite Fläche (12, 22) gegenüberliegend zur ersten Fläche

aufweisen, wobei jeweils eine erste Kontaktstelle (13, 23) und eine zweite

Kontaktstelle (14, 24) auf der ersten Fläche (11, 21) angeordnet sind und eine dritte

Kontaktstelle (15, 25) auf der zweiten Fläche (12, 22) angeordnet ist;

Zusätzlich werden gemäß den Merkmalen M10.4 und M10.7 eine erste

Metallschicht (34) an der zweiten Fläche (12) des ersten Leistungshalbleiterchips

(10) und eine zweite Metallschicht (35) an der zweiten Fläche (22) des zweiten

Leistungshalbleiterchips (20) befestigt. Wie dieses Befestigen erfolgt, ist nicht

beansprucht. Jedoch ist es in den Figuren 2B bis 2D dahingehend beschrieben,

dass der erste bzw. zweite Chip (10, 20) über die jeweiligen ersten und zweiten

Kontaktstellen an einer ersten bzw. zweiten Klebeträgerfolie (30, 31) befestigt und

dann mit der gegenüberliegenden Seite, auf der sich die dritte Kontaktstelle (15, 25)

befindet, mit der ersten bzw. zweiten Metallschicht (34, 35), die auf einem jeweiligen

Träger (32, 33) angeordnet ist, verbunden werden, bspw. durch Diffusionslöten.

Anschließend werden die Folien (30, 31) entfernt, vgl. Fig. 2D.

Wie in Fig. 2F gezeigt ist, werden entsprechend den Merkmalen M10.8 bis M10.11

eine erste Laminierungsfolie (40) an der ersten Metallschicht (34) und eine zweite

Laminierungsfolie (41) an der zweiten Metallschicht (35) befestigt und der erste und

zweite Leistungshalbleiterchip derart angeordnet, dass die erste Fläche (11) des

ersten Leistungshalbleiterchips (10) in eine erste Richtung gewandt ist, die erste

Fläche (21) des zweiten Leistungshalbleiterchips (20) in eine zweite Richtung

entgegengesetzt

zur ersten Richtung gewandt

ist und der erste

Leistungshalbleiterchip (10) seitlich vollständig außerhalb des Umrisses des

zweiten Leistungshalbleiterchips (20) angeordnet ist.

Gemäß Merkmal M10.12 wird die erste Laminierungsfolie (40) an die zweite

Laminierungsfolie (41) laminiert, um eine gemeinsame Laminierungsschicht (42) zu

erzeugen, was in Fig. 2G bzw. 2H nach dem Entfernen der Träger (32, 33) gezeigt

ist.

Die der Beschreibung zu entnehmende Abfolge der Verfahrensschritte ist jedoch

nicht zwingend, da Anspruch 10 hinsichtlich der Reihenfolge der Schritte nicht

beschränkt ist.

Mit der Vorrichtung nach Anspruch 1 wird ein Gegenstand entsprechend Fig. 2H

beansprucht, d. h. eine Vorrichtung mit einem ersten und einem zweiten Leistungshalbleiterchip (10, 20) mit jeweils einer ersten Fläche (11, 21) und einer zweiten

Fläche (12, 22) gegenüberliegend zur ersten Fläche (11, 21), wobei eine erste

Kontaktstelle (13, 23) und eine zweite Kontaktstelle (14, 24) auf der ersten Fläche

angeordnet sind und eine dritte Kontaktstelle (15, 25) auf der zweiten Fläche

angeordnet

ist

(Merkmale M1.2 bis M1.5). Der erste und der zweite

Leistungshalbleiterchip sind in einer gemeinsamen Laminierungsschicht (42)

gekapselt (M1.6) und derart angeordnet, dass die erste Fläche (11) des ersten

Leistungshalbleiterchips (10) in eine erste Richtung gewandt ist und die erste Fläche

(21) des zweiten Leistungshalbleiterchips

(20)

in eine zweite Richtung

entgegengesetzt zur ersten Richtung gewandt ist, wobei die gemeinsame

Laminierungsschicht (42) ein Prepreg enthält und der erste Leistungshalbleiterchip

(10)

seitlich

vollständig

außerhalb

eines Umrisses

des

zweiten

Leistungshalbleiterchips (20) angeordnet ist (M1.7 und M1.8). Zudem umfasst die

Vorrichtung eine erste Metallschicht (34), die an der zweiten Fläche (12) des ersten

Leistungshalbleiterchips (10) und an einer Oberfläche der gemeinsamen

Laminierungsschicht (42) befestigt ist und eine zweite Metallschicht (35), die an der

zweiten Fläche des zweiten Leistungshalbleiterchips (20) befestigt ist, wobei die

erste Metallschicht (34) und die zweite Metallschicht (35) auf gegenüberliegenden

Flächen der gemeinsamen Laminierungsschicht (42) angeordnet sind (M1.9 bis

M1.11).

Gemäß den Beschreibungsseiten 12 und 13 erfolgt das Befestigen der ersten (34)

bzw. zweiten Metallschicht (35) bspw. durch Diffusionslöten oder durch einen

elektrisch leitfähigen Klebstoff, und nach Beschreibungsseite 14 ist unter dem in

Merkmal M1.7 des Patentanspruchs 1 genannten Prepreg ein Polymermaterial zu

verstehen, das eine Kombination einer Fasermatte und eines Harzes ist.

3. Der in der Verhandlung überreichte Anspruchssatz ist zulässig (§ 38 PatG), da

die beanspruchten Gegenstände in den ursprünglichen Unterlagen offenbart sind.

Der geänderte Anspruch 1 ergibt sich aus dem ursprünglichen Anspruch 1 (M1.1

bis M1.8) durch Aufnahme der Merkmale der ursprünglichen abhängigen

Ansprüche 2 bis 4 (M1.8 bis M1.10), wobei die zusätzlichen Präzisierungen in den

Merkmalen M1.6, M1.7, M1.8 und M1.11 in Fig. 2G und auf Seite 14, zweiter Absatz

und Seite 15, erster Absatz der Übersetzung der ursprünglichen Beschreibung

offenbart sind.

Der nebengeordnete geänderte Verfahrensanspruch 10 ergibt sich aus dem

ursprünglichen Anspruch 15 (M10.1 bis M10.3, M10.5, M10.6, M10.10, M10.11)

durch Aufnahme der Merkmale der ursprünglichen abhängigen Ansprüche 16 bis

19 (M10.4, M10.7 bis M10.9, M10.12), wobei die zusätzliche Präzisierung in

Merkmal M10.11 in Fig. 2G und auf Seite 15, erster Absatz der Übersetzung der

ursprünglichen Beschreibung offenbart ist.

Die abhängigen Ansprüche 2 bis 9 und 11 bis 14 sind die angepassten

ursprünglichen Ansprüche 5 bis 12 und 20 bis 23.

4.

Die Lehren der Ansprüche sind für den Fachmann ausführbar (§ 34 Abs. 4

PatG), da die Ansprüche zusammen mit der Beschreibung und den Figuren die

beanspruchten Gegenstände hinreichend deutlich und vollständig offenbaren, so

dass der Fachmann sie nacharbeiten kann.

5. Die gewerblich anwendbare (§ 5 PatG) Vorrichtung des Anspruchs 1 und das

zugehörige Verfahren des nebengeordneten Anspruchs 10 sind gegenüber dem

ermittelten Stand der Technik neu (§ 3 PatG) und beruhen diesem gegenüber auf

einer erfinderischen Tätigkeit (§ 4 PatG) des Fachmanns, so dass sie gegenüber

diesem Stand der Technik patentfähig sind (§ 1 Abs. 1 PatG).

Druckschrift D4 beschreibt in den Figuren 3, 5 und 9 mit zugehöriger Beschreibung

in Spalte 2, Zeile 62 bis Spalte 4, Zeile 14 und Spalte 5, Zeilen 18 bis 21 das Prinzip

einer Halbbrückenschaltung mit zwei in Serie geschalteten Leistungs-MOSFETs

(30, 42), die jeweils eine Source- (32, 46), eine Gate- (34, 48) und eine Drain-

Elektrode (36, 44) aufweisen und von denen einer (42) in Flip-Chip-Bauweise

angeordnet ist.

Die obenliegende Source-Elektrode (32) des ersten MOSFETs (30) ist mit der

obenliegenden Drain-Elektrode (44) des Flip-Chip-MOSFETs (42) verbunden, und

die untenliegenden Elektroden (36, 46, 48) sind über leitfähige Pads (38, 50, 52) auf

einer Leiterplatte (40) angeordnet, vgl. die nachfolgend wiedergegebene Figur 3.

Gemäß Fig. 5 kann die Verbindung zwischen Source- (32) und Drain-Elektrode (44)

mittels eines elektrisch leitfähigen Elements (56) erfolgen, das die Elektroden (32,

44) über eine leitfähige Schicht (62) kontaktiert, wobei diese leitfähige Schicht (62)

auch zwischen den untenliegenden Elektroden der MOSFETs und den zugehörigen

Pads (38, 50, 52) auf der Leiterplatte (40) vorhanden ist. Zum Schutz und zur

elektrischen Isolation ist die Vorrichtung in einer Harzguss-Formmasse (58)

eingehaust (resin mold of molded housing 58 / vgl. Spalte 3, vorletzter Absatz und

Spalte 5, erster Absatz).

Zusätzlich kann die Oberseite des elektrisch leitfähigen Elements (56), wie in Figur

9 gezeigt, zur besseren Wärmeabfuhr freigelegt sein.

Folglich offenbart Druckschrift D4 mit den Worten des Patentanspruchs 1 eine

M1.1

M1.2

Vorrichtung, umfassend:

einen ersten Leistungshalbleiterchip (Flip-chip MOSFET 42) mit einer

ersten Fläche (der Leiterplatte 40 zugewandte Fläche) und einer zweiten

Fläche

(dem

leitfähigen Element

zugewandte Fläche)

gegenüberliegend zur ersten Fläche,

M1.3

wobei eine erste Kontaktstelle (source electrode 46) und eine zweite

Kontaktstelle (gate electrode 48) auf der ersten Fläche angeordnet sind

und eine dritte Kontaktstelle (drain electrode 44) auf der zweiten Fläche

angeordnet ist; und

M1.4

einen zweiten Leistungshalbleiterchip (conventional vertical conduction

power MOSFET 30) mit einer ersten Fläche (dem leitfähigen Element 56

zugewandte Fläche) und einer zweiten Fläche (der Leiterplatte 40

zugewandte Fläche) gegenüberliegend zur ersten Fläche,

M1.5

wobei eine erste Kontaktstelle (source contact 32) und eine zweite

Kontaktstelle (gate contact 34) auf der ersten Fläche angeordnet sind

und eine dritte Kontaktstelle (drain contact 36) auf der zweiten Fläche

angeordnet ist;

M1.6

wobei der erste und der zweite Leistungshalbleiterchip (42, 30) in einer

gemeinsamen Laminierungsschicht (resin mold of molded housing 58)

gekapselt und

M1.7‘

derart angeordnet sind, dass die erste Fläche des ersten

Leistungshalbleiterchips (42) in eine erste Richtung gewandt ist und die

erste Fläche des zweiten Leistungshalbleiterchips (30) in eine zweite

Richtung entgegengesetzt zur ersten Richtung gewandt ist, wobei die

gemeinsame Laminierungsschicht (42) ein Prepreg enthält, und

M1.8

wobei der erste Leistungshalbleiterchip

(42) seitlich vollständig

außerhalb eines Umrisses des zweiten Leistungshalbleiterchips (30)

angeordnet ist,

M1.9

wobei die Vorrichtung ferner eine erste Metallschicht (conductive

element 56 mit web portion 60 und connector 64) umfasst, die an der

zweiten Fläche des ersten Leistungshalbleiterchips (42) und an einer

Oberfläche der gemeinsamen Laminierungsschicht (58) befestigt ist und

M1.10

eine zweite Metallschicht (conductive pad 38) umfasst, die an der zweiten

Fläche des zweiten Leistungshalbleiterchips (30) befestigt ist,

M1.11

wobei die erste Metallschicht (56) und die zweite Metallschicht (38) auf

gegenüberliegenden Flächen der gemeinsamen Laminierungsschicht

(58) angeordnet sind.

Die Bezeichnung der Harzschicht (58) aus Druckschrift D4 als Laminierungsschicht

ist gerechtfertigt, weil die Bezeichnung „Laminierungsschicht“ nur zum Ausdruck

bringt, dass diese Schicht zum Lamininieren geeignet sein muss, was bei der in D4

offenbarten Harzschicht (58) der Fall ist, da durch das Aufbringen weiterer

Schichten auf die Harzschicht (58) ein Laminat, also ein Stapel aus mehreren

miteinander verbundenen Laminierungsschichten gebildet werden kann.

Im Gegensatz zu Merkmal 1.7 des Anspruchs 1 umfasst die in Druckschrift D4

offenbarte Vorrichtung jedoch keine gemeinsame Laminierungsschicht, die ein

Prepreg, d. h. eine Fasermatte mit Harz, enthält, sondern lediglich ein Gehäuse,

dass aus einer Harzguss-Formmasse besteht, d. h. aus einem Harz, dass in eine

Form gegossen wurde und die Bauteile, wie in Fig. 5 der D4 gezeigt, umschließt.

Ausgehend von Druckschrift D4 hat der Fachmann keinen Anlass, bei der in D4

offenbarten Vorrichtung das Gehäuse mit einer ein Prepreg enthaltenden

Laminierungsschicht statt mit einer Harzguss-Formmasse auszubilden. Denn der

Einsatz eines Prepregs als Bestandteil des Gehäuses würde ein komplett anderes

Verfahren als das übliche und in D4 offenbarte Harzvergießen erfordern, was für

den Fachmann nicht naheliegt und wofür es in D4 auch keinen Hinweis gibt. Zwar

ist dem Fachmann das Laminieren von Isolationsfolien zur Bereitstellung von

Isolationsschichten bspw. aus Druckschrift D1 bekannt, vgl. deren Absätze [0020]

und [0035], wobei er Prepregs enthaltende Laminierungsschichten auch als

Isolationsschichten

in Leiterplatten kennt, doch setzt er diese Prepregs

enthaltenden Laminierungsschichten aus obigen Gründen nicht in naheliegender

Weise als Gehäusematerial bei der in Druckschrift D4 offenbarten Vorrichtung ein,

so dass die Vorrichtung des Anspruchs 1 hinsichtlich Druckschrift D4 neu ist und

auf einer erfinderischen Tätigkeit beruht.

Für das Verfahren des Patentanspruchs 10 gilt dies in gleicher Weise. Denn auch

wenn einzelne Merkmale des beanspruchten Verfahrens aus den Druckschriften D1

bis D6 bekannt sind, gibt es

in

ihnen keinen Hinweis, einen ersten

Leistungshalbleiterchip mit einer ersten Laminierungsfolie und einen zweiten

Leistungshalbleiterchip mit einer zweiten Laminierungsfolie gemäß den Merkmalen

M10.1 bis M10.11 bereitzustellen und dann die erste Laminierungsfolie

entsprechend Merkmal M10.12 an die zweite Laminierungsfolie zu laminieren, um

eine gemeinsame Laminierungsschicht zu erzeugen.

So offenbaren die Druckschriften D4 und D6 lediglich eine Harzschicht (58 in D4

und 7 in D6) als Vergussmasse, ohne aber dem Fachmann eine Anregung geben

zu können, diese Harzschicht aus zwei Laminierungsfolien zu bilden oder bei dem

Gehäuse der in D4 offenbarten Vorrichtung eine ein Prepreg enthaltende

Laminierungsschicht einzusetzen.

Auch Druckschrift D1 führt in den bereits angegebenen Absätzen [0020] und [0035]

nur aus, dass eine Isolierschicht durch Laminieren als Folie aufgebracht werden

kann, doch hat der Fachmann auch in Kenntnis der D1 keine Veranlassung, gemäß

den Merkmalen M10.1 bis M10.11 einen ersten Leistungshalbleiterchip mit einer

ersten Laminierungsfolie und einen zweiten Leistungshalbleiterchip mit einer

zweiten Laminierungsfolie bereitzustellen und dann die erste Laminierungsfolie

entsprechend Merkmal M10.12 an die zweite Laminierungsfolie zu laminieren, um

eine gemeinsame Laminierungsschicht zu erzeugen.

Die Druckschriften D2, D3 und D5 offenbaren ebenfalls lediglich Gehäuse (89 in D2,

28 in D3, 16 in D5), die nicht durch das Laminieren zweier Laminierungsfolien

hergestellt wurden, und sie können dem Fachmann auch nicht das Merkmal M1.7

des Patentanspruchs 1 nahelegen.

6. Den nebengeordneten Ansprüchen 1 und 10 können sich die Unteransprüche

2 bis 9 und 11 bis 14 anschließen, da sie die Vorrichtung des Patentanspruchs 1

bzw. das Verfahren des Patentanspruchs 10 vorteilhaft weiterbilden. Zudem sind in

der geltenden Beschreibung mit Zeichnung die Gegenstände der Ansprüche

ausreichend erläutert.

7. Bei dieser Sachlage war der angefochtene Beschluss aufzuheben und das

Patent im beantragten Umfang zu erteilen.

Rechtsmittelbelehrung

Gegen diesen Beschluss steht den am Beschwerdeverfahren Beteiligten das

Rechtsmittel der Rechtsbeschwerde zu. Da der Senat die Rechtsbeschwerde nicht

zugelassen hat, ist sie nur statthaft, wenn gerügt wird, dass

1. das beschließende Gericht nicht vorschriftsmäßig besetzt war,

2. bei dem Beschluss ein Richter mitgewirkt hat, der von der Ausübung des

Richteramtes kraft Gesetzes ausgeschlossen oder wegen Besorgnis der

Befangenheit mit Erfolg abgelehnt war,

3. einem Beteiligten das rechtliche Gehör versagt war,

4. ein Beteiligter im Verfahren nicht nach Vorschrift des Gesetzes vertreten

war, sofern er nicht der Führung des Verfahrens ausdrücklich oder

stillschweigend zugestimmt hat,

5. der Beschluss aufgrund einer mündlichen Verhandlung ergangen ist, bei

der die Vorschriften über die Öffentlichkeit des Verfahrens verletzt worden

sind, oder

6. der Beschluss nicht mit Gründen versehen ist.

Die Rechtsbeschwerde

ist

innerhalb eines Monats nach Zustellung des

Beschlusses beim Bundesgerichtshof, Herrenstr. 45 a, 76133 Karlsruhe, durch

einen beim Bundesgerichtshof zugelassenen Rechtsanwalt als Bevollmächtigten

einzulegen.

Dr. Morawek

Dr. Friedrich

Dr. Zebisch

Dr. Nielsen

Verkündet am

29. April 2025