Rechtsprechung / BPatG / 2026
BPatG Beschluss vom 29.04.2026 – 18 W (pat) 40/23
18. Senat · ECLI:DE:BPatG:2026:290426B18Wpat40.23.0
BUNDESPATENTGERICHT
18 W (pat) 40/23 _______________________
(Aktenzeichen)
B E S C H L U S S
In der Beschwerdesache
…
betreffend die Patentanmeldung 10 2017 121 053.9
hat der 18. Senat (Technischer Beschwerdesenat) des Bundespatentgerichts auf
die mündliche Verhandlung vom 29. April 2026 unter Mitwirkung des Richters Dr.
Schwengelbeck als Vorsitzendem und der Richter Dr. Friedrich, Dr. Zebisch und
Posselt
ECLI:DE:BPatG:2026:290426B18Wpat40.23.0
beschlossen:
Der Beschluss der Prüfungsstelle für Klasse H01L des Deutschen Patent-
und Markenamts vom 26. April 2023 wird aufgehoben und das Patent mit
folgenden Unterlagen erteilt:
Patentansprüche 1 bis 8, übergeben in der mündlichen
Verhandlung vom 29. April 2026,
Beschreibungsseiten 1 – 17, übergeben in der mündlichen
Verhandlung vom 29. April 2026,
deutsche Zeichnungsseiten 1/13 bis 13/13 mit Figuren 1 bis 16,
eingegangen am 22. November 2017.
G r ü n d e
I.
Die vorliegende Anmeldung mit der Bezeichnung „Wärmemanagement in einem
Mehr-Finger FET“ wurde am 12. September 2017 unter Inanspruchnahme der
Priorität US 15/266,299 vom 15. September 2016 beim Deutschen Patent- und
Markenamt mit englischsprachigen Unterlagen eingereicht. Gleichzeitig wurde
Prüfungsantrag gestellt. Mit Schreiben vom 22. November 2017 wurde eine
deutsche Übersetzung der englischsprachigen ursprünglichen Unterlagen
eingereicht, die dann am 15. März 2018 offengelegt wurde.
Im Prüfungsverfahren hat die Prüfungsstelle für Klasse H01L auf den Stand der
Technik gemäß der Druckschrift
D1 US 2005/0127399 A1
verwiesen und die Anmeldung in der am 26. April 2023 durchgeführten Anhörung,
in der die Anmelderin die Patenterteilung mit Anspruchssätzen nach Hauptantrag
und Hilfsanträgen 1a, 1b, 1c und 2 beantragt hat, mit der Begründung fehlender
erfinderischer Tätigkeit bezüglich Druckschrift D1 (Hauptantrag, Hilfsantrag 1a,
Hilfsantrag 2), unzulässiger Erweiterung (Hilfsantrag 1b, 1c) und Uneinheitlichkeit
(Hilfsantrag 2) zurückgewiesen.
Gegen diesen der Anmelderin mit Anschreiben vom 2. Mai 2023 gegen
Empfangsbekenntnis am 5. Mai 2023 zugestellten Beschluss richtet sich die am
5. Juni 2023 beim Deutschen Patent- und Markenamt eingegangene Beschwerde
der Anmelderin, die zuletzt in der mündlichen Verhandlung am 29. April 2026
beantragt hat,
den Beschluss der Prüfungsstelle für Klasse H01L des Deutschen
Patent- und Markenamtes vom 26. April 2023 aufzuheben und das
Patent auf Grundlage der folgenden Unterlagen zu erteilen:
Patentansprüche 1 bis 8, übergeben in der mündlichen
Verhandlung vom 29. April 2026,
Beschreibungsseiten 1 – 17, übergeben in der mündlichen
Verhandlung vom 29. April 2026,
deutsche Zeichnungsseiten 1/13 bis 13/13 mit Figuren 1 bis 16,
eingegangen am 22. November 2017.
Die in der mündlichen Verhandlung überreichten, zueinander nebengeordneten
Patentansprüche 1 und 6 lauten mit hinzugefügter Gliederung folgendermaßen:
Patentanspruch 1:
1.1 Mehr-Gate-Finger-Feldeffekttransistor, FET, der
für Leistungsverstärkungsanwendungen konfiguriert ist, die Pegel thermischer
Energie innerhalb des FET während des Betriebs anheben, wobei der
Mehr-Gate-Finger-FET Folgendes umfasst:
1.2
ein Array (61) aus sich abwechselnden Source- und Drain-Gebieten (S,
D), die durch jeweilige Kanalgebiete separiert sind;
1.3
und leitfähige Gate-Finger (68), die sich über den Kanalgebieten
erstrecken,
1.4 wobei
jeweilige Abstände zwischen angrenzenden Gate-Fingern
gemäß einer monotonen Funktion von den Rändern des Arrays zu der
Mitte des Arrays hin moduliert werden,
1.5 wobei die monotone Funktion derart ist, dass die jeweiligen Abstände
zwischen angrenzenden Fingern von den Rändern des Arrays zu der
Mitte des Arrays hin um einen relativen Betrag zunehmen,
1.6 wobei drei aufeinanderfolgende Zwischen-Gate-Abstände um einen
vorbestimmten prozentualen Betrag eines vorherigen Zwischen-Gate-
Abstands zunehmen, wobei ein zweiter Zwischen-Gate-Abstand um
einen Bruchteil eines ersten Zwischen-Gate-Abstands größer als der
erste Zwischen-Gate-Abstand ist und der dritte Zwischen-Gate-Abstand
um einen Bruchteil des zweiten Zwischen-Gate-Abstands größer als der
zweite Zwischen-Gate-Abstand ist,
1.7
und wobei der vorbestimmte prozentuale Betrag innerhalb des Bereichs
von 10% bis 40% liegt.
Patentanspruch 6:
6.1 Mehr-Gate-Transistor mit mehreren Gate-Elektroden, die über
jeweiligen Kanalgebieten gebildet sind,
6.2 wobei die mehreren Gate-Elektroden durch Zwischen-Gate-Abstände
voneinander separiert sind,
6.3 wobei wenigstens ein erster, zweiter und dritter aufeinanderfolgender
Zwischen-Gate-Abstand zwischen wenigstens vier der mehreren Gate-
Elektroden von Abstand zu Abstand zunehmen, so dass der dritte
Zwischen-Gate-Abstand größer als der zweite Zwischen-Gate-Abstand
ist und der zweite Zwischen-Gate-Abstand größer als der erste
Zwischen-Gate-Abstand ist,
6.4 wobei die drei aufeinanderfolgenden Zwischen-Gate-Abstände um
einen vorbestimmten prozentualen Betrag des vorherigen Zwischen-
Gate-Abstands zunehmen, wobei der zweite Zwischen-Gate-Abstand
um einen Bruchteil des ersten Zwischen-Gate-Abstands größer als der
erste Zwischen-Gate-Abstand ist und der dritte Zwischen-Gate-Abstand
um einen Bruchteil des zweiten Zwischen-Gate-Abstand größer als der
zweite Zwischen-Gate-Abstand ist,
6.5 wobei die drei aufeinanderfolgenden Zwischen-Gate-Abstände um
einen vorbestimmten prozentualen Betrag des vorherigen Zwischen-
Gate-Abstands zunehmen, wobei der zweite Zwischen-Gate-Abstand
um einen Bruchteil des ersten Zwischen-Gate-Abstands größer als der
erste Zwischen-Gate-Abstand ist und der dritte Zwischen-Gate-Abstand
um einen Bruchteil des zweiten Zwischen-Gate-Abstands größer als der
zweite Zwischen-Gate-Abstand ist,
6.6 wobei der vorbestimmte prozentuale Betrag ein relativer Betrag ist und
innerhalb eines Bereichs von 10% bis 40% liegt,
6.7
und wobei die Zwischen-Gate-Abstände zwischen angrenzenden Gate-
Elektroden von den Rändern des Mehr-Gate-Transistors zu der Mitte
des Mehr-Gate-Transistors hin um den relativen Betrag zunehmen.
Hinsichtlich der abhängigen Ansprüche 2 bis 5, 7 und 8 sowie der weiteren
Unterlagen und Einzelheiten wird auf den Akteninhalt verwiesen.
II.
Die form- und fristgerecht erhobene Beschwerde der Anmelderin ist zulässig und
erweist sich nach dem Ergebnis der mündlichen Verhandlung auch als begründet.
Sie führt zur Aufhebung des Beschlusses und zur Erteilung des Patents gemäß dem
in der mündlichen Verhandlung gestellten Antrag (§ 79 Abs. 1 PatG i. V. m. § 49
Abs. 1 PatG), denn die geltenden Patentansprüche sind zulässig (§ 38 PatG), und
ihre gewerblich anwendbare Lehre (§ 5 PatG) ist auch patentfähig (§§ 1 bis 4 PatG).
1.
Die Anmeldung betrifft eine zum Management
thermischer Energie
konfigurierte Transistorvorrichtung und insbesondere einen Mehr-Gate-Finger-
Feldeffekttransistor.
Nach den Ausführungen in der Beschreibungseinleitung würden Mehr-Gate-Finger-
Feldeffekttransistoren (FETs) oft für Hochfrequenz (HF)-Leistungsverstärkungsanwendungen verwendet und üblicherweise mit parallelen, länglichen, fingerartigen
und sich über die jeweiligen Kanalgebiete im Substrat erstreckenden Elektroden
ausgebildet, die zwischen sich einander abwechselnden Drain- und Source-
Gebieten vorhanden seien. Typischerweise enthalte eine Vorrichtung 3, 5 oder 7
parallele Gate-Finger, wobei die Abstände zwischen den Fingern üblicherweise
gleich seien oder zwischen zwei Werten abwechselten. Im Betrieb würden sich
diese Transistoren erwärmen, wobei die Temperatur im Zentrum der Vorrichtung
angrenzend an die mittleren Gate-Finger am höchsten sei und zu den Rändern
abnehme, da aufgrund des Vorhandenseins mehrerer Gate-Finger im Zentrum dort
mehr thermische Energie produziert werde als von der Vorrichtung abgeführt
werden könne. Diese Temperaturerhöhung sei jedoch unerwünscht, denn erhöhte
Betriebstemperaturen würden die Lebensdauer der Vorrichtung reduzieren und das
thermische Rauschen innerhalb der Vorrichtung erhöhen, vgl. Absätze [0001] bis
[0003] der Offenlegungsschrift.
Vor diesem Hintergrund liegt der Anmeldung als technisches Problem die Aufgabe
zugrunde, eine Transistorvorrichtung mit verbesserter Temperaturverteilung bei
geringem Platzbedarf bereitzustellen, vgl. Absatz [0004] der Offenlegungsschrift.
Gelöst wird diese Aufgabe durch die Gegenstände der unabhängigen
Patentansprüche 1 und 6.
Als Fachmann ist hier ein Physiker oder Ingenieur der Fachrichtung Elektrotechnik
mit Hochschulabschluss und Berufserfahrung auf dem Gebiet der Entwicklung und
Herstellung von Halbleiterbauelementen anzusehen.
2.
Die beanspruchten Transistorvorrichtungen werden
in
der
Anmeldung
insbesondere
in den
Absätzen [0033] bis [0048] anhand
des
in den Figuren 6 bis 8
dargestellten
Mehr-Gate-Finger-
FETs beschrieben,
von denen
nachfolgend die Figuren 6 und 8
wiedergegeben sind. Die Figuren 7
und 8 sind dabei Querschnittsdiagramme entlang der Linie A-A von
Figur 6, die ein Array (61) aus
Source- und Drain-Halbleitergebieten
(S, D) auf einem Halbleitersubstrat
zeigt. Jedes Source- und Drain-
Gebiet
wird
durch
jeweilige
Kanalgebiete separiert, auf denen
kleine Oxidschichten (67) mit darauf befindlichen schmalen und bspw. 4,5 µm
breiten Gate-Finger-Elektroden (68) ausgebildet sind. Die jeweiligen Gate-Finger-
Elektroden (68) erstrecken sich im Wesentlichen orthogonal zur Richtung des
linearen Arrays aus Drain- und Source-Gebieten lateral über die gesamte Breite des
Arrays aus Drain- und Source-Gebieten und sind mittels jeweiliger Gate-Vias (66)
mit einer gemeinsamen Gate-Elektrode
(RFIN) verbunden, die einen
Eingangsknoten für die Vorrichtung darstellt. Jedes Source-Gebiet (S) ist mittels
eines gemeinsamen Source-Vias (62) mit Masseverbindungen verbunden und
jedes Drain-Gebiet (D) mittels eines elektrischen gemeinsamen Drain-Vias (64) mit
einer Drain-Elektrode, die einen Ausgangsknoten (RFOUT) der Vorrichtung
darstellt.
Wie den Querschnittsdarstellungen in den Figuren 7 und 8 zu entnehmen ist, sind
die Gate-Finger zur Verbesserung der thermischen Eigenschaften um einen von
dem Rand der Vorrichtung zur Mitte der Vorrichtung hin jeweils um 20%
zunehmenden Abstand voneinander beabstandet (vgl. Fig.8 mit Abstand Wn=50 µm
× 1,2n mit n = 0, 1, 2…, wobei der mittlere Wert von 96 µm offensichtlich falsch ist
und korrekt 86 µm betragen muss).
Insbesondere zeigen die Figuren 6 bis 8 ein Array aus 9 Source- und Drain-
Gebieten, wobei 5 Source-Gebiete mit 4 Drain-Gebieten verschränkt sind, die
jeweils durch ein Kanalgebiet separiert sind, über welchem die Gate-Finger gebildet
sind. Es gibt dementsprechend insgesamt 8 Gate-Finger (68), die durch einen von
dem Rand der Vorrichtung zu dem Zentrum der Vorrichtung hin zunehmenden
Abstand voneinander beabstandet sind. Figur 8 ist zu entnehmen, dass der Abstand
zwischen dem ersten und zweiten Finger 68 von der linken Seite auf 50 µm
festgelegt ist, wobei der Abstand zwischen dem zweiten und dritten Finger um 20%
auf 60 µm zunimmt und der Abstand zwischen dem dritten und vierten Finger weiter
um 20% auf 72 µm steigt. Der Abstand zwischen dem vierten und fünften Finger,
der die Mitte des Arrays aus Fingern repräsentiert, ist dann am größten mit 86 µm
und der Abstand beginnt von da an zum gegenüberliegenden Rand hin auf 72 µm,
dann 60 µm und schließlich 50 µm abzunehmen. Mit dieser Anordnung wird von
dem äußersten Finger zu dem mittleren Finger eine relative Zunahme um 20 % des
Abstands von einem Finger zu dem nächsten erhalten, wobei die Abstände
zwischen den Fingern dabei helfen, die thermische Belastung innerhalb der
Vorrichtung zu reduzieren und den Vorrichtungsbetrieb durch Reduzierung von
thermischem Rauschen sowie die Lebensdauer zu verbessern, vgl. die Figuren 13
bis 16. In den Merkmalen 1.4, 1.6 und 1.7 bzw. 6.4 bis 6.6 der Patentansprüche 1
und 6 ist konkret angegeben, dass zumindest vier Gate-Elektroden mit drei
aufeinanderfolgenden Zwischen-Gate-Abständen vorhanden sind, die vom ersten
zum dritten Zwischen-Gate-Abstand von außen nach innen jeweils um 10% bis 40%
zunehmen, wobei Patentanspruch 1 explizit auf einen Mehr-Gate-Finger-
Feldeffekttransistor Bezug nimmt, wohingegen Patentanspruch 6 einen Mehr-Gate-
Transistor zum Gegenstand hat.
3. Der in der Verhandlung überreichte Anspruchssatz ist zulässig (§ 38 PatG), da
die beanspruchten Gegenstände in den ursprünglichen Unterlagen offenbart sind.
Patentanspruch 1 ergibt sich aus den ursprünglichen Ansprüchen 8 und 10 sowie
den Absätzen [0012], [0014] und [0015] der ursprünglichen Beschreibung, und die
Merkmale von Patentanspruch 6 sind in den ursprünglichen Ansprüchen 15, 18 und
19 sowie Absatz [0008] der ursprünglichen Beschreibung offenbart. Die abhängigen
Patentansprüche 2 bis 4 und 7 sind die angepassten ursprünglichen Ansprüche 12,
13, 14 sowie 20, und die Merkmale der abhängigen Patentansprüche 5 und 8 sind
in Absatz [0040] der ursprünglichen Beschreibung offenbart.
4.
Die Lehren der Patentansprüche sind für den Fachmann ausführbar (§ 34
Abs. 4 PatG), da die Ansprüche zusammen mit der Beschreibung und den Figuren
die beanspruchten Transistoren hinreichend deutlich und vollständig offenbaren, so
dass der Fachmann sie nacharbeiten kann.
5. Die gewerblich anwendbaren (§ 5 PatG) Transistoren der Patentansprüche 1
und 6 sind gegenüber der als Stand der Technik ermittelten Druckschrift D1 neu
(§ 3 PatG) und beruhen dieser gegenüber auf einer erfinderischen Tätigkeit
(§ 4 PatG) des Fachmanns, so dass sie gegenüber diesem Stand der Technik
patentfähig sind (§ 1 Abs. 1 PatG).
Gemäß den Merkmalen 1.4, 1.6 und 1.7 bzw. 6.4 bis 6.6 von Patentanspruch 1 bzw.
6 nehmen bei den beanspruchten Transistoren drei aufeinanderfolgende Zwischen-
Gate-Abstände um einen vorbestimmten prozentualen Betrag des vorherigen
Zwischen-Gate-Abstands vom Transistorrand zur Transistormitte hin zu, wobei der
zweite Zwischen-Gate-Abstand um einen Bruchteil des ersten Zwischen-Gate-
Abstands größer als der erste Zwischen-Gate-Abstand ist und der dritte Zwischen-
Gate-Abstand um einen Bruchteil des zweiten Zwischen-Gate-Abstands größer als
der zweite Zwischen-Gate-Abstand ist, wobei der vorbestimmte prozentuale Betrag
ein relativer Betrag ist und innerhalb eines Bereichs von 10% bis 40% liegt.
Für eine solche Ausgestaltung gibt es in dem entgegengehaltenen Stand der
Technik keine Anregung.
Druckschrift D1 beschreibt anhand der nachfolgend wiedergegebenen Figuren 1
und 2 am Beispiel eines MESFETs (Metal Semiconductor Field Effect Transistor)
einen Mehr-Gate-Transistor, der zur Verringerung der im Betrieb maximal
auftretenden Temperatur in der Transistorvorrichtung variierende Zwischen-Gate-
Abstände aufweist, die von außen nach innen linear oder nichtlinear zunehmen
können, vgl. die Absätze [0007] bis [0014] und insbesondere Absatz [0014].
Gemäß der Figurenbeschreibung in den Absätzen [0026] bis [0034] sind auf einem
SiC-Substrat (10), dessen Rückseite eine Metallschicht (32) aufweist, eine pdotierte (12) und eine als aktive Schicht dienende n-dotierte Halbleiterschicht (14)
aufgewachsen, die über ohmsche Source-Kontakte (20) und Drain-Kontakte (22)
kontaktiert wird. Der Kanal
in der n-dotierten Halbleiterschicht (14) des
selbstleitenden MESFETs kann über Gatefinger (24A, B, C) abgeschnürt werden,
wobei über den Kontakten eine zusätzliche Metallschicht (26, 28, 30) sowie auf der
oberen Halbleiterschicht (14) eine Passivierungsschicht (60) aufgebracht sein kann.
Wie in Fig. 2 gezeigt, sind die Gatefinger (24) mit variierenden Abstand im Bereich
von 60 µm bis 90 µm ausgebildet und über eine Sammelelektrode (40) parallel
verbunden, wobei sie über Pads kontaktiert werden können. Dabei bleibt der
Abstand zwischen benachbarten Gatefingern (24) entweder gleich oder nimmt um
5 µm zu oder ab.
Somit offenbart Druckschrift D1 zwar einen Mehr-Gate-Finger-Feldeffekttransistor
mit mehreren Gate-Finger-Elektroden und Zwischen-Gate-Abständen zwischen
angrenzenden Gate-Elektroden entsprechend den Merkmalen 1.1 bis 1.3 von
Patentanspruch 1 bzw. 6.1 und 6.2 von Patentanspruch 2, doch gibt es in
Druckschrift D1 keinen Hinweis, die Zwischen-Gate-Abstände zwischen vier
benachbarten Gate-Elektroden exponentiell von außen nach innen um einen
prozentualen Betrag innerhalb eines Bereichs von 10% bis 40% anwachsen zu
lassen. Denn die allgemeine Angabe in Absatz [0014] von Druckschrift D1, wonach
die Zwischen-Gate-Abstände von außen nach innen linear oder nichtlinear
zunehmen können, versteht der Fachmann dahingehend, dass die Zwischen-Gate-
Abstände um einen festen Betrag zunehmen oder, wie in obiger Fig. 2 gezeigt,
gleichbleiben oder um einen geringen, festen Betrag ab- oder zunehmen können.
Eine Anregung für eine demgegenüber stark steigende Zunahme von mindestens
drei benachbarten Zwischen-Gate-Abständen um einen
vorbestimmten
prozentualen Betrag des vorherigen Zwischen-Gate-Abstands innerhalb eines
Bereichs von 10% bis 40%, was einer Zunahme der Zwischen-Gate-Abstände nach
einem exponentiell steigenden Faktor entspricht, kann Druckschrift D1 dem
Fachmann hingegen nicht geben. Dies ergibt sich für den Fachmann auch nicht
ohne Weiteres durch die Anwendung von Fachwissen.
Der im Verfahren befindliche Stand der Technik nimmt die Transistoren der
Patentansprüche 1 und 6 somit weder neuheitsschädlich vorweg noch kann er sie
dem Fachmann nahelegen, weshalb sie demgegenüber patentfähig sind.
6. Den Patentansprüchen 1 und 6 können sich die Unteransprüche 2 bis 5 bzw.
7 und 8 anschließen, da sie die Transistoren der Patentansprüche 1 und 6 vorteilhaft
weiterbilden. Zudem sind in der geltenden Beschreibung mit Zeichnung die
Gegenstände der Ansprüche ausreichend erläutert.
7. Bei dieser Sachlage war der angefochtene Beschluss aufzuheben und das
Patent im beantragten Umfang zu erteilen.
8.
Die von der Anmelderin angeregte Rückzahlung der Beschwerdegebühr,
wozu sie in der mündlichen Verhandlung nicht weiter vorgetragen hat, ist nicht
anzuordnen. Aus dem konkreten Vorgehen und der Entscheidung der
Prüfungsstelle ergeben sich keinerlei Billigkeitsgründe, die die Rückerstattung der
Beschwerdegebühr rechtfertigen würden. Insbesondere hat die Prüfungsstelle den
Zurückweisungsbeschluss
nach
ordnungsgemäßer
und
angemessener
Sachbehandlung in zwei Prüfungsbescheiden und einer Anhörung erlassen.
Rechtsmittelbelehrung
Gegen diesen Beschluss steht den am Beschwerdeverfahren Beteiligten das
Rechtsmittel der Rechtsbeschwerde zu. Da der Senat die Rechtsbeschwerde nicht
zugelassen hat, ist sie nur statthaft, wenn gerügt wird, dass
1. das beschließende Gericht nicht vorschriftsmäßig besetzt war,
2. bei dem Beschluss ein Richter mitgewirkt hat, der von der Ausübung des
Richteramtes kraft Gesetzes ausgeschlossen oder wegen Besorgnis der
Befangenheit mit Erfolg abgelehnt war,
3. einem Beteiligten das rechtliche Gehör versagt war,
4. ein Beteiligter im Verfahren nicht nach Vorschrift des Gesetzes vertreten
war, sofern er nicht der Führung des Verfahrens ausdrücklich oder
stillschweigend zugestimmt hat,
5. der Beschluss aufgrund einer mündlichen Verhandlung ergangen ist, bei
der die Vorschriften über die Öffentlichkeit des Verfahrens verletzt worden
sind, oder
6. der Beschluss nicht mit Gründen versehen ist.
Die Rechtsbeschwerde
ist
innerhalb eines Monats nach Zustellung des
Beschlusses beim Bundesgerichtshof, Herrenstr. 45 a, 76133 Karlsruhe, durch
einen beim Bundesgerichtshof zugelassenen Rechtsanwalt als Bevollmächtigten
einzulegen.
Dr. Schwengelbeck
Dr. Friedrich
Dr. Zebisch
Posselt
Bundespatentgericht
(Aktenzeichen)
Verkündet am
29. April 2026
…